Цифровой следящий умножитель частоты

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах обработки сигналов частотных датчиков и при синхронизации сигналов в бесфильтровых анализаторах спектра. Цифровой следящий умножитель частоты содержит формирователь 1 импульсов, фазовый детектор 2, управляемые делители частоты 3, 4 и 5, элемент 6 задержки, управляемый элемент 7 задержки, счетчик 8 импульсов, регистр 9, дифференциатор 10, управляемый генератор 11 тактовых импульсов, входную шину 12, шину 13 установки коэффициента умножения и выходную шину 14, соединенные между собой функционально. 1 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах обработки сигналов частотных датчиков и при синхронизации сигналов в бесфильтровых анализаторах спектра.

Известен следящий умножитель частоты, содержащий формирователь импульсов, регистр, генератор тактовых импульсов, счетчик импульсов и три управляемых делителя частоты (УДЧ), в котором вход формирователя импульсов соединен с входом умножителя, а выход с входом записи регистра и входом обнуления счетчика импульсов, счетный вход первого УДЧ соединен с выходом генератора тактовых импульсов, управляющий вход с выходом регистра и управляющим входом второго УДЧ, а выход со счетными входами второго и третьего УДЧ, выход второго УДЧ соединен с выходом умножителя, управляющий вход третьего УДЧ соединен с входом задания коэффициента умножения умножителя, а выход со счетным входом счетчика импульсов, выход которого соединен с информационным входом регистра [1] Недостатком этого умножителя является большая погрешность дискретизации, обусловленная слабым заполнением счетчика импульсов при больших частотах входного сигнала.

Наиболее близким по технической сущности к предлагаемому является цифровой следящий умножитель частоты, содержащий управляемый генератор тактовых импульсов, формирователь импульсов, счетчик импульсов, регистр, фазовый детектор и три УДЧ, в котором вход формирователя импульсов соединен с входом умножителя, а выход с первым входом фазового детектора, входом записи регистра и входом обнуления счетчика импульсов, второй вход фазового детектора соединен с выходом второго УДЧ, а выход с управляющим входом генератора тактовых импульсов, выход которого соединен со счетными входами первого и третьего УДЧ, управляющий вход третьего УДЧ соединен с шиной задания коэффициента умножения умножителя и управляющим входом второго УДЧ, а выход со счетным входом счетчика импульсов, выход которого соединен с информационным входом регистра, управляющий вход первого УДЧ соединен с выходом регистра, а выход с выходом умножителя и счетным входом второго УДЧ [2] Недостатком этого умножителя частоты является относительно низкая точность умножения, обусловленная колебательным характером выходной частоты в установившемся режиме.

В известный цифровой следящий умножитель частоты, содержащий управляемый генератор тактовых импульсов, формирователь импульсов, счетчик импульсов, регистр, фазовый детектор и три УДЧ, в котором вход формирователя импульсов соединен с входом умножителя, а выход с первым входом фазового детектора и входом записи регистра, второй вход фазового детектора соединен с выходом первого УДЧ, установочный вход которого соединен с входом установки коэффициента умножения умножителя и установочным входом третьего УДЧ, выход управляемого генератора тактовых импульсов соединен с тактовыми входами второго и третьего УДЧ, счетный вход счетчика импульсов соединен с выходом третьего УДЧ, а выход с информационным входом регистра, установочный вход втоpого УДЧ соединен с выходом регистра, а выход с выходом умножителя, введены элементы задержки, управляемый элемент задержки и дифференциатор, вход элемента задержки соединен с выходом формирователя импульсов, а выход со входом обнуления счетчика импульсов, выход фазового детектора соединен с управляющим входом управляемого элемента задержки и входом дифференциатора, выход которого соединен с управляющим входом генератора тактовых импульсов, информационный вход управляемого элемента задержки соединен с выходом второго УДЧ, а выход с тактовым входом первого УДЧ.

На чертеже приведена структурная схема умножителя частоты.

Цифровой следящий умножитель частоты содержит формирователь 1 импульсов, фазовый детектор 2, УДЧ 3, 4 и 5, элемент 6 задержки, управляемый элемент 7 задержки, счетчик 8 импульсов, регистр 9, дифференциатор 10, управляемый генератор 11 тактовых импульсов, входную шину 12, шину 13 установки коэффициента умножения и выходную шину 14. Вход формирователя 1 соединен с шиной 12, а выход со входом элемента 6, первым входом детектора 2 и входом записи регистра 9. Второй вход детектора 2 соединен с выходом УДЧ 3, а выход со входом дифференциатора 10 и управляющим входом элемента 7. Информационный вход элемента 7 соединен с выходом УДЧ 4 и шиной 14, а выход с тактовым входом УДЧ 3, установочный вход которого соединен с шиной 13 и установочным входом УДЧ 5. Счетный вход счетчика 8 соединен с выходом УДЧ 5, вход обнуления с выходом элемента 6, а выход с информационным входом регистра 9, выход которого соединен с установочным входом УДЧ 4. Управляющий вход генератора 11 соединен с выходом дифференциатора 10, а выход с тактовыми входами УДЧ 4 и 5.

Умножитель частоты работает следующим образом.

Входной сигнал с частотой F_вх и периодом следования T_вх= с шины 12 поступает на вход формирователя 1, формирователь 1 формирует короткие импульсы той же частоты, которые поступают непосредственно на первый вход детектора 2 и вход записи регистра 9, а через элемент 6 на вход обнуления счетчика 8.

На установочные входы УДЧ 3 и 5 с шины 13 поступает код числа n, равного требуемому коэффициенту умножения частоты.

Импульсы частотой f₀, формируемые генератором 11, поступают через УДЧ 5 с коэффициентом деления n на счетный вход счетчика 8, а через УДЧ 4 с некоторым коэффициентом деления N, соответствующим коду на его установочным входе и выходе регистра 9, на шину 14 и информационный вход элемента 7.

с каждым импульсом формирователя 1 счетчик 8 обнуляется. Через промежуток времени Т_вх в счетчике 8 формируется код числа N, определяемого приближенным равенством: N (1) По окончании периода Т_вх под действием импульса записи с выхода формирователя 1 этот код переписывается в регистр 9, в результате чего на его выходе и установочном входе УДЧ 4 формируется код числа N. Этим же импульсом, поступающим через элемент 6 на вход обнуления счетчика 8, последний обнуляется. Время задержки элемента 6 выбирается минимально возможным, но достаточным для осуществления записи в регистр 9.

С каждым следующим периодом T_вх входного сигнала процесс повторяется.

Таким образом, на установочном входе УДЧ 4 формируется код числа N, определяемого приближенным равенством (1). Поскольку на тактовый вход УДЧ 4 поступают импульсы с частотой f₀, частота F_вых импульсов на его выходе, шине 14 и информационном входе элемента 7 определится как F_вых= С учетом уравнения (1) получим: F_вых n F_вх. (2) Приблизительность уравнений (1) и (2) обусловлена погрешностью за счет дискретности при заполнении счетчика 8 (за счет того, что частота f₀ не кратна частоте F_вх). Эта погрешность устраняется с помощью частотной автоподстройки генератора 11, осуществляемой с помощью элемента 7, УДЧ 3, детектора 2 и дифференциатора 10.

Импульсы с частотой F_вых с выхода УДЧ 4 через элемент 7 поступают на тактовый вход УДЧ 3, который осуществляет деление частоты поступающих на его вход импульсов в n раз. Импульсы с выхода УДЧ 3 с частотой, приблизительно равной входной частоте F_вх, поступают на второй вход детектора 2.

Детектор 2 формирует сигнал, пропорциональный разности фаз между импульсными последовательностями с частотой F_вх, поступающей на его первый вход, и частотой F_вых/n, поступающей на его второй вход. Этот сигнал поступает на вход дифференциала 10 и на управляющий вход элемента 7. Дифференциатор 10 дифференцирует поступающий на его вход сигнал, в результате чего на его выходе формируется сигнал, уровень которого пропорционален разности частот F_вх и F_вых/n, а полярность соответствует знаку этой разности. Под действием этого сигнала частота f₀ генератора 11, а вместе с ней и частота F_вых изменяются до тех пор, пока не станет строго выполняться равенство: F_вых n F_вх. (3)
Обратная связь через элемент 7 обеспечивает совпадение импульсных последовательностей с частотами F_вх на входах детектора 2 по фазе.

В прототипе осуществляется фазовая автоподстройка частоты генератора тактовых импульсов, поэтому в установившемся режиме выходная частота носит колебательный характер, что приводит к погрешности умножения частоты. В предлагаемом же умножителе осуществляется частотная автоподстройка частота генератора 11, поэтому в установившемся режиме здесь обеспечивается строгое выполнение равенства (3) и присущая прототипу погрешность из-за колебательного характера выходной частоты и установившемся режиме отсутствует. Следовательно, точность предлагаемого умножителя выше, чем у прототипа.

Формула изобретения

ЦИФРОВОЙ СЛЕДЯЩИЙ УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий формирователь импульсов, фазовый детектор, первый, второй и третий управляемые делители частоты, счетчик, регистр и управляемый генератор тактовых импульсов, причем информационный вход умножителя соединен с входом формирователя импульсов, выход которого соединен с первым входом фазового детектора и с входом разрешения записи регистра, второй вход фазового детектора соединен с выходом первого управляемого делителя частоты, установочный вход которого соединен с входом установки коэффициента умножения умножителя и с установочным входом третьего управляемого делителя частоты, выход которого соединен со счетным входом счетчика, выход которого соединен с информационным входом регистра, выход которого соединен с установочным входом второго управляемого делителя частоты, выход которого является выходом умножителя, а выход управляемого генератора тактовых импульсов соединен с тактовыми входами второго и третьего управляемых делителей частоты, отличающийся тем, что в него введены элемент задержки, управляемый элемент задержки и дифференциатор, причем выход формирователя импульсов соединен с входом элемента задержки, выход которого соединен с входом установки в "0" счетчика, выход фазового детектора соединен с управляющим входом управляемого элемента задержки и входом дифференциатора, выход которого соединен с входом управляемого генератора тактовых импульсов, а выход второго управляемого делителя частоты соединен с информационным входом управляемого элемента задержки, выход которого соединен с тактовым входом первого управляемого делителя частоты.

РИСУНКИ

Рисунок 1