Накапливающий сумматор

 

Изобретение относится к вычислительной технике, а также может быть использовано в генераторах и цифровых синтезаторах частот (,в частности, в дробных синтезаторах частот). Цель изобретения - расширение области применения за счет возможности использования в цифровых синтезаторах частот. Накапливающий сумматор содержит комбинационный сумматор 1, регистр 2, блок 3 памяти, мультиплексор 4, информационный вход 5, дешифратор 6, счетчик 7, тактовый вход 8, блок 9 управления, блок 10 синхронизации. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (19) (И) (51)4 С Об F 7/50, 7!68 (21) 4259309/24-24 (22) 10.06.87 (46) 07.08.89. Бюл. № 29 (?1) Каунасский политехнический институт им. Антанаса Снечкуса (72) Э.Э.Ибенскис и Е.-К.M.ßíêóíàñ (53) 681.325,5(088.8) (56) Патент США ¹ 3735269, кл. 328/14, 1973.

Авторское свидетельство СССР

В 1335979, кл. G Об F 7/38, 1986. (54 ) НАКАПЛИВАЮЩИЙ СУММАТОР (57) Изобретение относится к вычислительной технике, а также может быть использовано в генераторах и цифровых синтезаторах частот (в частности, в дробных синтезаторах частот). Цель изобретения — расширение области применения за счет возможности использования в цифровых синтезаторах частот. Накапливающий сумматор содержит комбинационный сумматор

1, регистр 2, блок 3 памяти, мультиплексор 4, информационный вход 5, дешифратор 6, счетчик 7, тактовый вход 8, блок 9 управления, блок 10 синхронизации. 1 з.п. ф-лы, 2 ил.

14993

Изобретение относится к области вычислительной техники, а также может быть использовано в генераторах и цифровых синтезаторах частот (в частности, в дробных синтезаторах частот).

Цель изобретения — расширение области применения путем обеспечения возможности использования в цифровых 10 синтезаторах частот.

На фиг.l представлена структурная схема накапливающего сумматора; на фиг.2 — структурная схема блока управления. l5

Накапливающий сумматор (фиг. 1) .содержит комбинационный сумматор 1, ре- . гистр 2, блок 3 памяти, мультиплексор 4, информационный вход 5, дешифратор 6, счетчик 7, тактовый вход 8, 20 блок 9 управления, блок 10 синхронизации.

Блок 9 управления (фиг.2) содержит первый, второй и третий триггеры 11 — 13, элемент НЕ 14, первый и

25 второй элементы И 15 и 16.

Накапливающий сумматор работает следующим образом.

На вход счетчика 7 и на вход блока 10 с входа 8 поступают тактовые импульсы, Каждый входной тактовый импульс переводит счетчик 7 в следующее состояние. Выходной сигнал счетчика 7 в параллельном коде непосредственно управляет .работой мульти- 35 плексора 4, блока 3 и дешифратора 6.

Блок 10 формирует на выходах несовпадающие во времени импульсы. На вход мультиплексора 4 подается многоразрядный код. 40

Рассмотрим работу накапливающего сумматора во время действия одного тактового импульса ° С помощью кода на выходе счетчика 7 выбирается соответствующая часть входного кода и со- <5 ответствующая часть зоны памяти 3 блока, в который информация была записана в соответствующем такте предыдущего цикла. С приходом от блока

10 импульсов на тактовый вход ре" гистра 2 информация с соответствующей зоны памяти блока 3 переписывается в регистр 2 и пгступает на первый информационный вход сумматора 1. На второй информационный вход сумматора

1 через мультиплексор 4 поступает соответствующая ч<ггь кода, В сумматоре

1 осуществляет<т арифметическое суммирование трех -ween: поступающего с

35 4 выхода регистра 2 на первый информационный вход сумматора 1, поступающего с мультиплексора 4 на второй информационный вход сумматора 1, поступающего с выхода блока 9 на вход переноса сумматора 1. С приходом на входы записи блока 3 и блока 9 с выхода блока 10 импульса записи в соответствующую зону памяти блока З,которую определяет поступающий со счетчика 7 параллельный код, записывается код суммы трех чисел, а в триггер 11 блока 9 с выхода переноса сумматора 1 сигнал переполнения. Последний сигнал будет использоваться при суммировании чисел в следующем такте работы накапливающего сумматора.

С помощью дешифратора 6 опознается начальное и конечное состояния счетчика 7, начало и конец цикла работы накапливающего сумматора. В начале цикла дешифратор 6 опознает нулевое состояние счетчика 7 и выдает на первом выходе сигнал с уровнем логической единицы. В блоке 9 этот сигнал логической единицы инвертируется элементом HE 14, блокирует элемент И 15. Таким .образом, с приходом сигнала на тактовый вход блока 9 в триггер 12 записывается сигнал с уровнем логического нуля.

Во время других тактов цикла дешифратор 6 на первом выходе выдает сигнал с уровнем логического нуля, Элементом НЕ 14 сигнал инвертируется. Полученный на выходе элемента НЕ

14 сигнал с уровнем логической единицы пропускает через элемент И 15 сигнал с выхода триггера 11 на информационный вход триггера 12.

Таким образом, с помощью дешифратора 6 и блока 9 на вход переноса сумматора 1 подается сигнал логического нуля в начальном такте цикла и логический сигнал, соответствующий предыдущему состоянию выхода переноса сумматора l в последующих fBKTGx цикла работы накапливающего сумматора.

На втором выходе дешифратора 6 появляется сигнал с уровнем логической едйницы в последнем такте цикла.

Этот сигнал пропускает в блоке 9 через элемент И 16 с выхода блока 10 на вход записи блока 9 поступающий импульс синхронизации, с помощью которого в триггер 13 записывается с

5 14 выхода переноса сумматора 1 на первый вход блока 9 поступающий сигнал переполнения сумматора 1 ° С выхода триггера 13 сигнал перепопнения поступает на выход накапливающего сумматора.

При использовании накапливающего сумматора в схемах дробных, двухуровневых и многоуровневых синтезаторов частот информация о текущем состоянии накапливающего сумматора на соответствующие узлы может выводиться с информационного выхода сумматора 1.

Формула изобретения

1. Накапливающий сумматор, содержащий комбинационный сумматор, регистр, блок памяти, счетчик адреса, блок синхронизации и блок управления, причем выход сумматора соединен с .информационным входом блока памяти, адресный вход котороro соединен с выходом счетчика, вход которого соединен с входом блока синхронизации и с тактовым входом накапливающего сумматора, выход регистра соединен с первым информационным входом комбинационного сумматора, первый выход блока синхронизации соединен с входом записи блока памяти,второй выход блока синхронизации соединен с тактовым входом регистра, о т— л и ч а ю шийся тем, что, с целью расширения области применения путем обеспечения возможности использования в цифровых синтезаторах частот, в него введены дешифратор и мультиплексор, информационный вход которого соединен с информационным

99335 входом накапливающего сумматора, а адресный вход — с выходом счетчика адреса и входом дешифратора, входы блока управления с первого по пятый

5 соединены соответственно с первым и вторым выходами блока синхронизации, первым и вторым выходами дешифратора и выходом переноса комбинационного сумматора, второй информационный вход которого соединен с выходом мультиплексора, а вход переноса — с первым выходом блока управления, второй выход которого соединен с частотным выходом накапливающего сумматора, кодовый выход которого соединен с выходом комбинационного сумматора, выход блока памяти соединен с информационным входом

20 регистра.

2. Сумматор по п.1, о т л и ч аю шийся тем, что блок управления содержит три триггера, два элемента И и элемент НЕ, причем выход

25 первого триггера соединен с первым входом первого элемента И, выход которого подключен к D-входу второго триггера, выход которого соединен с первым выходом блока, первый вход ко30 торого соединен с С-входом первого триггера и первым входом второго элемента И, выход которого подключен к

С-входу вто .ого триггера, BbIxop которого соединен с вторым выходом блока, второй вход которого соединен с

С-входом первого триггера, третий вход блока через элемент НЕ подключен к второму входу первого элемента

И, второй вход второго элемента И

40 подключен к четвертому входу блока, пятый вход которого соединен с D-входами первого и третьего триггеров.

Составитель В,Березкин

Редактор Л Гратилло Техред А.Кравчук Корректор М.Максимишинец

Заказ 4694/47 Тирах 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", r.уигород, ул. Гагарина, 101