Устройство для контроля преобразователей

 

Изобретение относится к автоматике и вычислительной технике. Его использование в системах контроля преобразователей угол-код позволяет повысить быстродействие. Устройство содержит блок 1 функционального контроля, блок 2 памяти, приемник 3 информации, генератор 4 импульсов. Благодаря введению блоков 5,6 выделения максимального и минимального напряжений, компараторов 7,8 и источника 9 опорных напряжений обеспечивается параллельный анализ логических уровней во всех разрядах входного кода. 1 з.п.ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 М 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4169707/24-24 (22) 30.12.86 (46) 07.05.89. Бюл. № 17 (72) Ю.Н. Цыбин (53) 681.325(088.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (56) Авторское свидетельство СССР

¹- 1304174, кл. Н 03 М 7/00, 1985.

Сазонов А,А, Измерение и контроль в микроэлектронике.-М.: Высшая школа, 1984, с. 345-348.

Авторское свидетельство СССР

¹ 790293, кл . Н 03 M 7/00, 1979. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПРЕОБРАЗОВАТЕЛЕЙ

„„Я0„„1478338 А1 (57) Изобретение относится к автоматике и вычислительной технике. Его использование в системах контроля преобразователей угол — код позволяет повысить быстродействие. Устройство содержит блок 1 функционального контроля, блок 2 памяти, приемник 3 информации, генератор 4 импульсов. Благодаря введению блоков 5, 6 выделения максимального и минимального напряжений, компараторов 7, 8 и источника

9 опорных напряжений обеспечивается параллельный анализ логических уровней во всех разрядах входного кода, 1 3 II, ф JI b1 1

1478338

40

Нзобретение относится к автоматике и вычислительной технике и может быть использовано в системах контроля преобразователей, например, угла поворота в код.

Цель изобретения — повышение быстродействия.

На чертеже приведена функциональная схема устройства.

Устройство для контроля преобразователей содержит блок 1 функционального контроля, блок 2 памяти, приемник 3 информации, генератор 4 импульсов, блок 5 выделения максимального напряжения, блок 6 выделения минимального напряжения, первый и второй компараторы 7 и 8 и источник

9 опорных напряжений, На чертеже обозначены входы 10 устройства.

Блок 1 функционального контроля может быть выполнен, например, аналогично известному. Блок 2 памяти в простейшем случае — система RS-триггеров. 25

Приемник 3 информации может быть выполнен на базе цифрового табло, цифропечатающего устройства, дисплея, 3ВМ и др.

Генератор 4 импульсов в простейшем случае — кнопка.

Блок 5 (6) выполнен на группе 11 диодов, резисторе 12 и источнике 13 постоянного напряжения.

Компараторы 7 и 8 представляют собой двухпороговые компараторы, т.е. детекторы попадания входного напряжения в заданную зону.

Устройство работает следующим образом.

На входы 10 поступает, например, монотонно изменяющийся сигнал, представленный в параллельном коде. При этом смена кодов должна происходить таким образом, чтобы за цикл контроля в каждом разряде контролируемого

45 кода появлялись значения уровня логической единицы нри уровне логического нуля в остальных разрядах его и аналогично уровень логического нуля только в одном кадом разр де 50 кода при уровне логической единицы в остальных разрядах. Это имеет место, например, при монотонно изменяющемся двоичном коде, После одиночного импульса генератора 4 импульсов блок 1 функционального контроля начинает проводить контроль правильности смены цифровых кодов, например, путем сравнения предыдущего и последующего кодов с допуском +1 дискрет младшего разряда. Одновременно сигналом генератора 4 импульсов устанавливаются в исходное состояние триггеры блока 2 памяти, при этом на первом выходе (режима) блока 1 функционального контроля устанавливается определенный потенциал (например, нулевой), который, поступая в приемник 3 информации, гасит его табло. Это свидетельствует о начале цикла контроля.

Окончание цикла контроля может быть организовано различным путем. Например, на первом выходе блока 1 функционального контроля после перебора 2

h значений кодов устанавливается другой потенциал (например, единичный) > который включает табло приемника 3 ,информации, где и — число разрядов двоичного кода. Если контролируемый код изменяется не в соответствии с заданным законом (тестом), то эти виды отказов фиксируются в соответствующем триггере блока 2 памяти, В процессе изменения кода образуются по крайней глере п комбинаций кода с логической единицей только в одном каждом i-м разряде, где i = 1, 2, 3, ..., п. Следовательно, на выходе блока 5 выделения максимального напряжения п раз имеет место напряжение логической единицы только одного каждого разряда. Таким образом компаратор 7 за цикл контроля, определяемый блоком 1, контролирует уровень логической единицы в каждом разряде проверяемого сигнала. Для исключения ложного срабатывания компаратора 7 при коде вида уровней логических нулей во всех разрядах он выполнен двухпороговым. Для повышения помехоустойчивости в процессе контроля компараторы 7 и 8 могут стробироваться сигналом блока 1 функционального контроля (не показано). Аналогично компаратор 8 контролирует уровни логического нуля по всем разрядам за цикл контроля функционирования, образующимся на выходе блока 6 выделения минимального напряжения. Опорные уровни напряжений для компараторов 7 и 8 формирует источник 9 опорных напряжений. Резисторы 12 с соответствующими источниками 13 предназначены для создания необходимой вели чины нагрузки каждого контролируемого разряда. В случае несоответствия

1478338

Формула и з о б р е т ения

Составитель О, Ревинский

Техред Л.Сердюкова Корректор Л. Пилипенко

Редактор Н. Лазаренко

Заказ 2373/55 Тираж 885 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул . Гагарина,101 логического уровня нуля или единицы в каком-либо разряде компаратор 8 или 7 вырабатывает импульс, который устанавливает соответствующий триггер блока 2 памяти в противоположное исходному состоянию, Таким образом, в блоке 2 памяти формируется код, соответствующий определенному виду несоответствия контролируемого кода заданным параметрам. Код блока 2 памяти по окончании цикла контроля высвечивается на табло приемника 3 информации до поступления очередного сигнала генератора 4 импульсов, после чего процесс контроля возобновляется.

Повышение быстродействия устройства обусловлено тем, что время рассасывания зарядов диодов 11, на которых реализованы блоки 5 и б, меньше, чем быстродействие цифровых элементов, в состав которых входят и диоды и транзисторы, и существенно меньше времени переходных процессов аналоговых коммутаторов. Кроме того, при этом отсутствует коммутационная помеха. Это позволяет проводить функциональный контроль цифровых устройств в реальном масштабе времени с одновременным контролем логических уровней сигналов во всех разрядах с минимальными аппаратурньг ми затратами.

1. Устройство для контроля преобразователей, содержащее блок функционального контроля, первый выход которого соединен со стробирующим входом приемника информации, блок памяти и генератор импульсов, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в него

5 введены компараторы, источник опорных напряжений и блоки вьделения максимального и минимального напряжениИ, входы которых объединены с информационными входами блока функционального контроля и являются входами устройства, вторые выходы блока функционального контроля подключены к информационным входам блока памяти, выходы которого соединены с информационными входами приемника информации, выход генератора импульсов подключен к тактовым входам блока функционального контроля и блока памяти, вьгходы блоков выделения максимального и минимального напряжений подкгючены к первым входам соответственно первого и второго компараторов, первые и вторые выходы источника опорных

25 напряжений соединены с вторыми входами соответственно первого и второго компараторов, выходы которых подключены соответственно к первому и второму управляющим входам блока памяти.

2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что блок вьделения максимального (минимального) напряжения выполнен на группе диодов, резисторе и источнике постоянного напряжения, первые выводы диодов группы являются входами блока, вторые выводы диодов группы объединены с первым выводом резистора и являются выходом блока, второй вывод резистора подключен к источнику постоянного напряжения.