Устройство для преобразования двоично-десятичных чисел в двоичные

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах для преобразования двоично-десятичных чисел в двоичные. Цель изобретения - повышение достоверности функционирования устройства. Устройство содержит преобразователь 1 двоично-десятичных чисел в двоичные, узлы 2 и 4, определяющие остаток от деления входного числа соответственно на три и пять, узлы 6, 3 и 5, вычислянхцие остаток от деления выходного числа на пятнадцать , а далее на три и пять, схемы сравнения 7 и 8, сравнивающие делимость входных и выходных чисел на три и пять, и элемент ИЛИ, который объединяет результаты сравнения и вырабатывает сигнал контроля преобразования по модулю пятнадцать. 7 ил. i2 S

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А2 (19) (11) (д) 4 H 03 M 7/12

ВЖИИМ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ .

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ Гннт СССР (61) 911505 (21) 4260662/24-24 (22,1 11.06.87 (46) 28,02. 89. Бкл. Ф 8 (71) Одесский политехнический институт (72) А;В.Дрозд, Е.Л.Полин, В,Г.Заболотный, В.Н.Лацин и В,М.Иванов (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 911505, кл. Н 03 М 7/12, !979.

Ф (54) УСТРОИСТ ВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ В ДВОИЧНЫЕ (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах для преобраэования двоично-десятичных чисел в двоичные. Цель изобретения - повы.щение достоверности функционирования устройства. Устройство содержит пре" образователь 1 двоично-десятичных чисел в двоичные, узлы 2 и 4, определяющие остаток от деления входного числа соответственно на три и пять> узлы 6, 3 и 5, вычисляющие остаток от деления выходного числа на пятнадцать, а далее на три и пять, схемы сравнения 7 и 8, сравнивающие делимость входных и выходных чисел на три и пять, и элемент ИЛИ, который объединяет результаты сравнения и вырабатывает сигнал контроля преобразования по модулю пятнадцать. 7 ил. Я

1462489

Изобретение относится к цифровой вычислительной технике, может быть использовано при построении контроли, руемых двоично-десятичных преобразо5 вателей и является усовершенствованием устройства по авт, св. СССР

М 911505.

Цель изобретения - повышение достоверности функционирования устройства.

На фиг.1 представлена функциональная схема описываемого устройства, на фиг.2 — 7 — варианты реализации первого и второго узлов сверток по 15 модулю три, узлов свертки (первого и второго) по.модулю, пять, узла свертки по модулю пятнадцать, первой и второй схем сравнения соответственно. 20

Устройство содержит преобразова тель 1 двоично-десятичных чисел в двоичные, первый 2 и второй 3 узлы сверток по модулю три, первый 4 и второй 5 узлы сверток по модулю пять, .25 узел 6 свертки по модулю пятнадцать, первую 7 и вторую 8 схемы сравнения, элемент ИЛИ 9, информационный вход

10 устройства, выход 11 устройства, контрольный выход 12 устройства, элемент ИЛИ 13, сумматоры 14 — 17, четырехразрядные сумматоры 18 и двухПазрядные сумматоры 19„ элементы И

20, ИСКЛЮЧАЮЩЕЕ ИЛИ 21, коммутатор 22 элементы ИЛИ 23, НЕ 24.

Устройство работает следующим образом.

На вход 10 устройства поступает двоично-десятичный код А „ числа, который преобразуется в двоичный код 10

В преобразователем 1 и выдается на выход устройства 11 А „В .

Кроме того двоична-десятичный код

А <, числа с входа 10 устройства поступает также на вход первого узла 45

2 свертки по модулю три. а разряды младшей тетрады этого кода — на вход первого узла 4 свертки по модулю пять, которые определяют остатки от.деления двончно-десятичного кода

А 1р на три и пять соответственно, С выхода преобразователя 1 двоичный код В, поступает также на вход 6 узла свертки по модулю пятнадцать, который определяет четырехразрядный остаток от деления двоичного кода

В -.на пятнадцать, Полученный остаток поступает далее на входы вторых узлов

3 и 5 свертки по модулю три и по модулю пять, которые определяют остатки от деления двоичного кода В на три и пять соответственно.

Остатки по модулю три с выхода первого 2 и второго 3 узлов свертки по модулю три поступают на входы первого узла 7 сравнения, а остатки по модулю пять с выходов первого 4 второго 5 узлов свертки по модулю пять поступают на входы второго узла 8 сравнения.

Поскольку число в двоично-десятичном коде А „и.в двоичном коде В имеет одинаковую делимость на три и пять, то при правильной работе устройства сравниваемые остатки совпадут, первая 7 и вторая 8 схемы сравкения выработают на выходах нулевые значения. Эти значения объединяются по ИЛИ на элементе 9, который формирует на выходе устройства 12 сигнал о его правильной работе.

При несовпадении сравниваемых остатков.„ что возможно при неисправном устройстве, один или оба узла сравнения 7 и 8 устанавливают свой выход, а следовательно, н контрольный выход устройства 12 в единичное значение. Это значение свидетельствует о неисправности устройства.

Первый узел свертки по модулю три (фиг,2) содержит k-1 четырехраэрядных сумматора (например, микросхема 155 ИИЗ) и два.двухраэрядных сумматора (например, микросхема 155 ИИ2), где k — количество тетрад кода А

С двух разрядов выхода 2 снимается значение остатка по модулю три входного числ а А „. Ост атки (первый и второй) по модулю три кодируются кодами 01 и 10 соответственно, Коды

00 и 11 соответствуют делимости числа на три нацело. На фиг. 3 изображен второй узел свертки по модулю три.

На фиг.4 пока" àíî выполнение узлов

4 и 5 на сумматорах и логических элементах, „ аботающих в соответствии с табл, 1 истинности. На фиг.5 — узел свертки по модулю пятнадцать, содержащий )I/4(сумматоров (микросхема

155 ИМЗ), где 1 — длина двоичного числа В;. На четырехразрядном выходе узла 6 образуется код остатка от деления числа В на модуль пятнадцать.

На фиг.6 приведена первая схема 7 сравнения, выполненная на коммутаторе

155 КП5 и инверторе в соответствии с табл,2 истинности.

Т а блиц а 1 Т а блиц

Входы

Выходы

1462489

4 поразрядное сравнение преобразованных кодов, и элемейт ИЛИ, формирующий сигнал сравнения.

1212

4321

321

0001

000

0000

0001

001

0010

010

00ll

0011

Ol 1

0100

100

0101

101

О IO I

001

0110

0 0

0111

010

0111

1000

011

1001

О О

I00

1001!

1011

1010

101

1011

001!

100

010

1 а

1!00

1101

011

ll0l

100 „ !110 О а

1 1 10

1111 101 1111

На.фиг.7 показана вторая схема 8 сравнения, которая содержит трехвходовые элементы И, выделяющие значение

"101" в сравниваемых кодах, двухвходовые элементы И, преобразующие это значение кодов в значение "000" эле . менты ИСКЛЮЧАЮЩЕЕ ИЛИ> выполняющие

Формул а изобретения

Устройство для преобразования двоично-десятичных чисел в двойчные по авт. св. Il - 911505, о т л и ч а ю щ е— е с я тем, что, с целью повышения достоверности функционирования уст" ройства, в него введены первый и второй узлы свертки по модулю три, l5 первый и второй узлы свертки по модулю пять, узел свертки по модулю пятнадцать, первая и вторая схемы сравнения и элемент ИЛИ, причем вход первого узла свертки по модулю три

2р соединен с информационным входом устройства, входы разрядов младшей тетрады которого являются входами . первого узла свертки по модулю пять| вход узла свертки по модулю пятнад25 цать соединен с выходом устройства, а выход — с входами вторых узлов сверток по модулю три и модулю пять, выходы которых подключены к первым входам первой и второй схем сравне30 ния соответственно, вторые входы которых подключены к выходам первых узлов сверток по модулю три и по мо дулю пять соответственно, а выходы соединены с первым и вторым входами

З5 .элемента ИЛИ, выход которого являетс контрольным выходом устройства.

)462489 (Рис. 5

1462489

1 г

Составитель А.дрозд

Текред M. Ходанич Корректор М. Максимишинец

Редактор А.Маковская

Заказ 736/56 Тираж 879 Подписное

ВНИЗУ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул.. агари а,.

tl 11 н ° 01