Устройство для испытания электронных схем

 

Изобретение относится к цифровой технике и служит дляповьшения достоверности контроля. Устройство содержит сумматоры 3.1-З.п по модулю 2, регистры 5.1-5.П сдвига разрядностью N, где N - степень образующегося многочлена с коэффициентами из поля GF(). Введение блока 4 деления в поле GF(2), блоков 6.1-6 умножения в поле GF(2), где С - число ненулевых коэффициентов образующегося многочлена ;Ф(Х) + ...+ + + ... + + а, позволяет для линейного устройства использовать принцип суперпозиции, из которого следует , что полученная сигнатура (С) Зд равна сумме CSg и S. Таким образом, для обнаружения искажений в анализируемых последовательностях; необходимо и достаточно, чтобы С последовательности ошибок была отлична о т нуля , т.е. многочлен последовательности ошибок не делился нацело многочленом ф (X). Предложенное устройство обеспечивает обнаружение всех одиночных ошибок независимо от длины входных последовательностей, всех двойных ошибок при длине входных последовательностей m ( 1)(2 - 1) и всех пакетов длиной b N. 2 ил. (Л

СОЮЗ СОВЕТСКИХ .СОЦИАЛИСТИЧЕСЦИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 3835667/24-21 (22) 02. 01. 85 (46) 07.01.89. Бюл. У 1 (71) Московский инженерно-физический институт (72) М.А.Иванов (53) 621.317.799(088.8) (56) Авторское свидетельство СССР

М 1116431, кл. G 06 F 11/00, 1984.

Авторское свидетельство СССР

Ф 928367, кл. G 06 F 15/46, 1980; (54) УСТРОЙСТВО ДЛЯ ИСПЫТАНИЯ ЭЛЕКТРОННЫХ СХЕМ (57) Изобретение относится к цифровой технике и служит для повышения достоверности контроля. Устройство содержит сумматоры 3.1-3.п по модулю 2 ° регистры 5.1-5.п сдвига разрядностью

N, где N - степень образующегося многочлена с коэффициентами из поля

GF(2 ). Введение блока 4 деления в

ÄÄSUÄÄ 1449988 А1 (51) 4 G 06 F 15/46, С 01 R 31/28 поле GF(2 ), блоков 6.1-6 с умножения в поле ГГ(2"), где — число ненулевых коэффициентов образующегося н

r многочлена .ф(Х) = а„Х + ...+ а Х +

+ ... + а„Х + а, позволяет для лио нейного устройства использовать принцип суперпозиции, из которого следует, что полученная сигнатура (С) SII равна сумме CSIN u Sc. Таким образом, для обнаружения искажений в анализируемых последовательностях необходимо и достаточно, чтобы С последовательности ошибок была отлична от нуля, т.е. многочлен последовательности ошибок не делился нацело многочленом

9 (Х). Предложенное устройство обеспечивает обнаружение всех одиночных ошибок независимо от длины входных последовательностей, всех двойных ошибок при длине входных последовательностей m (2 - 1)(2 — 1) и всех пакетов длиной Ь и М. 2 ил. ф(Х) = 4Р (Х ) Х

1 144998

Изобретение относится к цифровой технике и может использоваться в контрольно-испытательной аппаратуре.

Цель изобретения — повышение дос5 товерности контроля.

На фиг.1 приведена структурная схема устройства; на фиг.2 — схема конкретной реализации устройства для случая п = 2, Ы = 8, «Р (Х} Х + Х 10

+ Х + 63 - примитивный многочлен над GF(2-. ) = j0,1, Ю, О, 4 = 3.

Устройство для испытания электронных схем имеет тактовый вход 1, информационные (контролируемые) входы

2.1-2.п, где n - число информационных входов устройства, сумматоры 3.1-3.п по модулю два, блок 4 деления в поле

СР{2"), регистры 5.1-5.п сдвига разрядностью N, где N - степень образу- 20 ющего многочлена с коэффициентами иэ поля GF(2 ), блоки 6 1-6Х умно- жения в поле GF(2"); где — число ненулевых коэффициентов образующего, И

\ многочлена Ф (Х) = а„Х + ... + а; Х 25

+ .. ° + а,Х+ а . Блок 4 деления осуществляет деление на величину а,.

Величины, на которые происходит умножение в блоках 6.1-6,, определяются соответствующими коэффициентами 30 образующего многочлена. Тактовый вход 1 устройства соединен с тактовыми входами регистров 5.1-5.п сдвига, выходы разрядов которых, соответствующие ненулевым коэффициентам образующего многочлена, соединены с входами соответствующих блоков 6,16. i умножения в поле С Р(), j""å выходы которых, где j = 1,п, соединены с входами j-х сумматоров. З.j 40 по модулю два, последние входы которых соединены с j-ми информационными входами устройства„

Выходы сумматоров 3.1-3.п по моду лю два соединены с входами блока 4 деления в поле ГР(2 ), выходы которои го соединены с информационными входами регистров 5.1-5.п сдвига, выходы которых являются выходами устройства.

На фиг.2 показана схема конкрет» ной реализации устройства для случая

N - =8 У(X) Хв+ Xэ+

+ Х + 9 - примитивный многочлен над

GF(2 ) ° Г01,сй, И $,, гдето = 1, 63 + Я + 1 = О, Ю вЂ” примитивный эле-: z 55 мент поля GF(2 ), =: 3. В рассматриваемом случае блок 4 деления в поле СР(2 1 реализован на элементе

ИСКЛЮЧАЮЩЕЕ ИЛИ 7, блоки 6,1-6.3 умножения осуществляют умножение на -. так как соответствующие .ненулевые коэффициенты ад, а и а, образующего многочлена равны 1 ° Умножение на 1 эквивалентно простой передаче сигналов с входов блока на выходы без изменения (по этой причине блоки 6 на фиг.2 показаны пунктиром).

Устройство работает следующим образом.

Перед началом работы регистры 5 устанавливаются в нулевое состояние.

Цепь установки в исходное состояние на фиг.1 и 2 условно не показана.

Синхросигналы проверяемого иэделия подаются на вход 1, контролируемые выходы — на входы 2. Устройство осуществляет сжатие длинных двоичных последовательностей, реакций объекта контроля (ОК) на входные тестовые воздействия в короткий (обычно шестнадцатиразрядный) двоичный код— сигнатуру, которая затем сравнивается с кодовым эталоном, полученным для работоспособносго изделия. На основании результата сравнения делается вывод о техническом состоянии

ОК, так как наличие неисправностей проявляется в виде искажений его выходных последовательностей.

Процесс получения сигнатуры заключается в делении многочлена входных последовательностей А(Х), коэффициенты которого определяются видом соответствующих двоичных наборов, а степень равна длине m контролируемых последовательностей, на характеристический многочлен ф (Х) устройства, который связан с образующим, определяющим характер обратных связей, следующим образом

Код, получающийся в регистрах устройства после прохождения ш синхроимпульсов . (сигнатура), однозначно соответствует остатку от деления многочлена А(Х) на многочлен ф (X) .

Анализируемый вектор А = (А,,..., А,...,А можно представить как сумму векторов последовательностей без ошибок В = (В,,...,В;,...,В,„) и вектора ошибок С = (С,,...,С;,...,C ) причем для любых А;, В;, С, справед ливо

А;= (В;+С) (GF(2 )g, i =1,тр

Составитель П.Помякшева

Техред М.Дидык Корректор С.Черни

Редактор В.Данко

Заказ 6967/48 Тираж 704. Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

3 14499

Положительный эффект от использования изобретения заключается в повьгшении достоверности контроля. Так как предложенное устройство является

5 линейным, можно воспользоваться принципом суперпозиции, из которого следу ет, что полученная сигнатура 84 равна сумме сигнатур S и S . Таким образом, для обнаружения искажений в анализируемых последовательностях необходимо и достаточно, чтобы сигнатура последовательности ошибок была отлична от нуля, т.е. многочлен по-. следовательности ошибок не делился

f нацело многочленом Р (Х). Предложенное устройство обеспечивает обнаружение всех одиночных ошибок независимо от длины входных последовательностей, всех двойных ошибок при длине 20 входных последовательностей m (2 " - 1)/(2 - 1) и всех пакетов ошибок длиной Ь «< N. Под кратностью ошибок здесь понимается количество искаженных двоичных наборов. 25 формула изобретения

Устройство для испытания электронных схем, содержащее и сумматоров

88 4 по модулю два по числу информацион1 ных входов и и регистров сдвига, тактовые входы которых объединены и соединены с тактовым входом устройства, информационные входы устройства соединены с входами соответствующих по модулю два, выходы регистров сдви" га являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, оно содержит блок деления в поле GF(2 ) и с блоков умножения в поле GF(2 ), где — число ненулевых коэффициентов образующего многочлена, причем выходы разрядов регистров сдвига, соответствующих ненулевым коэффициентам образующего многочлена, соединены с входами соответствующих

El блоков умножения в поле F(2 ), j-e выходы которых, где j = 1,п соединены с оставшимися входами j-х сумматоров по модулю два, выходы сумматоров по модулю два соединены с вхоИ дами блока деления в поле GF(2 ), выходы которого соединены с информационными входами регистров сдвига.