Устройство для отладки программ
Устройство для отладки программ, содержащее блок постоянной памяти, коммутатор магистрали, регистр адреса, регистр информации, регистр отрабатываемого массива, блок сравнения, блок задержки и распределитель импульсов, причем вход устройства через входную двунаправленную магистраль соединен с первым информационным входом коммутатора магистрали, выход блока постоянной памяти соединен с вторым информационным входом коммутатора магистрали, первый, второй и третий информационные выходы которого соединены с информационными входами соответственно регистра адреса, регистра информации и регистра обрабатываемого массива, выход признака записи коммутатора магистрали соединен со входами записи регистров информации, адреса и отрабатываемого массива, группа выходов старших разрядов регистра адреса соединена с первой группой входов блока сравнения, группа выходов регистра отрабатываемого массива соединена с второй группой входов блока сравнения, отличающееся тем, что, с целью повышения скорости отладки, в устройство введены блок оперативной памяти, дешифратор и коммутатор обращения, причем выходы равенства и неравенства блока сравнения соединены соответственно с первым и вторым запускающими входами распределителя импульсов, тактовый выход коммутатора магистрали через элемент задержки соединен с тактовым входом распределителя импульсов, выходы записи и чтения коммутатора магистрали соединены соответственно с третьим и четвертым запускающими входами распределителя импульсов, первый, второй, третий и четвертый выходы распределителя импульсов соединены соответственно со входом выбора кристалла блока оперативной памяти, со входом выбора кристалла блока постоянной памяти, со входом признака записи блока оперативной памяти и с управляющим входом коммутатора обращения, первый и второй выходы которого соединены со входами обращения соответственно блока оперативной памяти и блока постоянной памяти, выходы старших разрядов регистра адреса соединены со входами дешифратора, первый и второй выходы которого соединены соответственно с первым и вторым информационными входами коммутатора, выходы младших разрядов регистра адреса соединены с входами младших разрядов группы адресных входов блока постоянной памяти и блока оперативной памяти, выход регистра информации соединен с информационным входом блока оперативной памяти, выход которого соединен со вторым информационным входом коммутатора магистрали.
