Устройство для прерывания при отладке программ

 

Изобретение относится к вычислительной технике и может быть использовано при отладке программ. Целью изобретения является повьппение быстродействия отладки программ. Устройство содержи т четыре узла сравнения, одиннадцать элементов И, четыре элемента ИЛ11, три блока элементов И, блок элементов ИЛИ, пять регистров, управляющий регистр, два элемента НЕ. Устройство обеспечивает вьщачу в ЭВМ управляющего сигнала при возникновении назначенной ситуации с учетом анализа и идентификации обрабатываемой информации, что позволяет повысить быстродействие при отладке. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 С 06 F 11 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ;:, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4247l20/24-24 (22) 18.05.87 (46) 15.)).88. Бюл. N 42 (72) В.Я.Фишелев (53) 681.3(088.8) (56) Заявка Японии У 53-41497, кл. G 06 F 11/00, 1978.

Авторское свидетельство СССР

У 962945, кл. G 06 Р 11/28, 1980 ° (54) УСТРОИСТВО ДЛЯ ПРЕРЫВАНИЯ ПРИ

ОТЛАДКЕ ПРОГРА11И (57) Изобретение относится к вычислительной технике и может быть исполь„Л0„„1437868 А 1 зовано при отладке программ, Целью изобретения является повьппение быстродействия отладки программ. Устройство содержит четыре узла сравнения, одиннадцать элементов И, четыре элемента ИЛИ, три блока элементов И, блок элементов ИЛИ, пять регистров, управляющий регистр, два элемента НК.

Устройство обеспечивает выдачу в 3ВМ управляющего сигнала при возникновении назначенной ситуации с учетом анализа и идентификации обрабатываемой информации, что позволяет повысить быстродействие при отладке. 1 ил.

1437868

Изобретение относится к вычислительной технике, а именно к устройствам для программного управления, и может быть использовано при отладке программ для ЭВ11.

Цель изобретения — сокращение времени отладки программ.

На чертеже представлена структурная схема предлагаемого. устройства.

Устройство содержит первый регистр 1, первый 2 и второй 3 узлы сравнения, первый элемент И 4, второй регистр 5, первый информационный 15 вход б, управляющий регистр 7, тре" тий регистр 8, третий узел 9 сравнения, первый 1О и второй 11 элементы

ИЛИ, второй 12, третий 13 и четвертый !4 элементы И, первый 15, второй 20

16 и третий 17 блоки элементов И, пятый 18, шестой 19, седьмой 20 и восьмой 21 элементы И, первый элемент HE

22, блок 23 элементов ИЛИ, девятый элемент !I 24, третий элемент ИЛИ 25, первый 26, второй 27, третий 28 и четвертый 29 входы задания режима, второй 30 и третий 31 информационные входы, выходы 32 и 33 останова прерывания устройства, четвертый регистр 30

34, четвертый узел 35 сравнения, десятый элемент И 36,. второй элемент

IIE 37, четвертый элемент ИЛИ 38, одиннадцатый элемент И 39, четвертый информационный вход 40, пятый регистр 35

41 и четвертый блок элементов И 42.

Кроме того, на чертеже показаны узлы ЭВМ, которые не входят в состав предлагаемого устройства, а служат лишь для пояснения его работы: регистр 43 номера команды, регистр 44 адреса записи, регистр 45 номера регистра общего назначения центрального процессора и буферный регистр 4б центрального процессора. 45

Устройство может работать в одном из семи режимов.

Подготовка устройства к работе в любом из семи режимов начинается с установки зоны отладки путем занесения на регистр !первого и на регистр

5 последнего адресов программы, подлежащей отладке, Во время работы ЭВИ номер выполняемой команды поступает на вторые входы узлов 2 и 3 сравнения . На выходе йервого узла 2 сравнения присутствует положительный потенциал только в случае, если номер команды больше номера, набранного на регистре 1, а. на выходе второго узла 3 сравнения присутствует сигнал положительной полярности только в случае., если номер команды меньше номера, набранного на регистре 5.

Таким образом, нулевой потенциал, появляющийся на первых входах элементов И 18 и 19, блокирует работу устройства вне зоны отладки.

При работе устройства в ЭВМ может быть выдан один из двух управляющих сигналов: сигнал с выхода 33, вызывающий прерывание отлаживаемой программы и вызов вклинивающейся программы, кото рая в зависимости от отладочного задания программиста производит заранее определенные им действия; сигнал с выхода 32, вызывающий останов вычислительного процесса.

При наличии единичного потенциала на пятом выходе регистра 7 управляющий сигнал может быть выдан в 3ВМ с выхода 33, в противном случае — с выхода 32. Во всех режимах, кроме режима 4, необходимым условием выдачи н ЭВИ управляющего сигнала является одновременное появление единичного потенциала на всех трех входах элемента И 39.

В первых четырех режимах устройство работает аналогично известному устройству. Это обеспечиьается тем, что нулевсй потенциал, присутствующий в названных режимах на шестом выходе управляющего регистра 7, через элемент НЕ 37 и элемент ИЛИ 38 обусловливает появление разрешающего сигнала на третьем входе элемента

И 39.

Режим 5 определяется наличием единичных потенциалов на первом и шестом входах тумблерного управляющего регистра 7. В этом режиме условие, необходимое для выработки управляющего сигнала, реализуется при выполнении записи идентифицированной информации в определенную ячейку памяти. На первый вход элемента И 39 сигнал, сопровождающий команду записи в оперативную память, поступает из процессора

ЭВ!1 через улравляюп;ий вход 2б, элемент И !2 и элемент ИЛ1! 1!. На второй вход элемента И 39 сигнал поступает с узла 9 сравнения при совпадении адреса записи, набранного на тумблерном регистре 8, с информацией з 14 на регистре 44 адреса записи ЭВМ, который поступает на вторые входы узла

9 сравнения через информационный вход

30 устройства, блок элементов И 15 и блок элементов ИЛИ 23. На третий вход элемента И 39 сигнал поступает с узла 35 сравнения через элемент И 36 и элемент KIH 38 при совпадении информации, набранной на тумблерном регистре 34, с информацией, записываемой в ячейку памяти. Эта информация поступает на вторые входы узла 35 сравнения с буферного регистра 46 центрального процессора ЭВМ через информационный вход 40 устройства и блок элементов И 42. Разряды информации, участвующие в сравнении, определяются кодом, предварительно занесенным на тумблерньпi регистр 41 маски.

Режим 6 определяется наличием единичных потенциалов на втором и шестом выходах регистра 7. В этом режиме условие, необходимое для выработки управляющего сигнала, реализуется при положительном результате идентификации информации на буферном регистре центрального процессора в момент выполнения команды с определенным номером. На первый вход элемента

И 39 сигнал, сопровождающий включение каждой команды, поступает из процессора ЭБМ через управляющий вход

27, элемент И 13 и элемент ИЛИ 11, На второй вход элемента И 39 сигнал поступает с узла 9 сравнения при совпадении номера команды, набранного на регистре 8, с информацией на регистре 43 номера команды ЭВМ, которая поступает на вторые входы узла 9 сравнения через информационный вход

6 устройства, блок элементов И 16 и блок элементов ИЛИ 23. На третий вход элемента И 39 сигнал поступает с узла 35 сравнения через элемент И 36 и элемент ИЛИ 38 при совпадении информации, набранной на тумблерном регистре 34, с информацией, пропущенной с буферного регистра 46 ЭВМ через блок элементов И 42 в соответствии с кодом маски, предварительно занесенным на регистр 41.

Режим 7 определяется наличием единичных потенциалов на третьем и шестом выходах регистра 7. При этом в отличие от режима 5 в качестве входов устройства используются вход 28 задания режима и информационный вход

31 вместо входов 26 и 30 соответст37868

4 венно, а управляющий сигнал вырабатывается устройством при записи идентифицированной информации в определенный центральный регистр °

Формул а изобретения

Устройство для прерывания при отладке программ, содержащее первьп, второй, третий регистры, три узла сравнения, девять элементов И, три блока элементов И, блок элементов

ИЛИ, три элемента ИЛИ, первый элемент НЕ, управляющий регистр, причем выходы первого и второго регистров соединены с первыми входами соответственно первого и второro узлов сравнения, выходы которых соединены соответственно с первым и вторым входами первого элемента И, вторые входы первого и второго узлов сравнения объединены и подключены к первому информационному входу уст25 ройства, первые входы второго элемента И, первого блока элементов И и первого элемента ИЛИ подключены к выходу первого разряда управляющего регистра, первые входы третьего элеменз0 та И, второго блока элементов И и второй вход первого элемента ИЛИ подключены к выходу второго разряда управляющего регистра, первые входы четвертого элемента И, третьего блока элементов И и третий вход первого элемента ИЛИ подключены к выходу третьего разряда управляющего регистра, выход первого элемента ИЛИ соединен с первым входом пятого элемента И, 40 второй вход которого соединен с первым входом шестого элемента И и подключен к выходу первого элемента И, первые входы восьмого и девятого элементов И подключены к выходу пятого

45 элемента И, выход четвертого разряда управляющего регистра соединен с вторым входом шестого элемента И, выход которого соединен с первым входом седьмого элемента И, второй вход которого соединен с вторым входом восьмого элемента И и входом первого элемента НЕ и подключен к выходу пятого разряда управляющего регистра, выходы седьмого и восьмого элементов И соединены соответственно с первым и вторым входами третьего элемента HJIH„ выход первого элемента НЕ соединен с вторым входом девятого элемента И, выходы третьего элемента И1111 и девяСоставитель И,Сафронова

Редактор A.Лежнина Техред Л. Сердюкова Корректор В, Романенко

Заказ 5895/49 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Б-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

5 того элемента И являются соответственно выходом прерывания и выходом останова устройства, вторые входы второго, третьего, четвертого элементов И и третий вход шестого элемента И подключены соответственно к первому, второму, третьему и четвертому входам задания режима устройст" ва, вторые входы первого, второго и третьего блоков элементов И являются соответственно. вторым, первым и третьим информационными входами устройства выходы второго, третьего и четвертого элементов И соединены соответственно с первым, вторым и третьим входами второго элемента ИЛИ, выходы первого, второго и третьего блоков элементов И соединены соответственно с первым, вторым, третьим . входами блока элементов ИЛИ, выход которого соединен с первым входом третьего узла сравнения, второй вход которого подключен к выходу третьего регистра, о т л и ч а ю щ е е с я тем, что, с целью сокращения времени отладки программ, в устройство введены четвертый и пятый регистры, чет-вертый узел сравнения, четвертый

37868 6 блок элементов И, второй элемент НЕ, четвертый элемент ИЛИ, десятый и с одиннадцатый элементы И, причем выход четвертого регистра подключен к первому входу четвертого узла сравнения. второй вход которого подключен к выходу четвертого блока элементов И, первый и второй входы которого соединены соответственно с выходом пятого регистра и четвертым информационным входом устройства, выход четвертого узла сравнения соединен с первым входом десятого элемента И, второй вход которого соединен с вхо" дом второго элемента HE и подключен к выходу шестого разряда управляюще го регистра, выход десятого элемента

11 и выход второго элемента НК соедид1 непы соответственно с первым и вторым входами четвертого элемента ИЛИ, .н1ход ко горого соединен с первым входом одиннадцатого элемента И, выход которого соединен с третьим входом

28 пятого элемента И, второй и третий входы одиннадцатого элемента И соединены соотве c ãâåèín с выходами третьего узла сравнения и второго элемента ИП1 .