Преобразователь двоичного кода в код по модулю к

 

Изобретение относится к вычислительной технике и может быть использовано для построения устройств передачи и переработки дискретной информации. Цель изобретения - сокращение количества оборудования. Преобразователь содержит двоичный сумматор 1, многопороговый блок 2 и приоритетный блок 3. Двоичньй код С поступает на входы сумматора 1, а также на входы блока 2. При этом на J-M выходе блока 2 появляется единичный сигнал, если сумма входных кодов больше или равна j К. Сигналы с выходов блока 2 поступают на дходы блока 3, ас блока 3 - на втору} группу входов сумматора 2, причем значение формируемого кода таково, что сигнал на выходах суммы сумматора 1 равен С mod к . 4 ИЛ.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕС11УБ ЛИК (19) (11) (51) 4 Н 03 M 7/12

ГОСУДАРСТВЕННЫЙ К ОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ / "

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4191976/24-24 (22) 04.02.87 (46) 07.10.88. Бкл, ))- 37 (72).О,Н.Музыченко (53) 681. 3 (088. 8) (56) Патент США )" 3614403, кл. 235-155, опублик. 1971.

Авторское свидетельство СССР

9 1097995, кл. Н 03 М 7/12, 1982. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В КОД ПО МОДУЛЮ К (57) Изобретение относится к вычислительной технике и может быть ис» пользовано для построения устройств передачи и переработки дискретной информации. Цель изобретения — сокращение количества оборудования. Преобразователь содержит двоичный сумматор 1, многопороговый блок 2 и приоритетный блок 3. Двоичный код С поступает на входы сумматора 1, а также на входы блока 2. При зтом на

j-м выходе блока 2 появляется единичный сигнал, если сумма входных кодов больше или равна j К. Си. налы с выходов блока 2 поступают на чходы блока 3, а с блока 3 — на вторую группу входов сумматора 2, причем значение формируемого кода таково, что сигнал на выходах суммы сумматора 1 равен С„„,, 4 ил. l429322

Изобретение относится к вычислите1льной технике и может быть исполь" з4вано при построении систем передачи, и,, переработки дискретной информации. . Цель изобретения - сокращение коль1чества оборудования.

На фиг. 1 показана схема преобразователя двоичного кода в код по модулю К = 14 при и 5 (и — число 1О разрядов двоичного кода); иа фиг. 2— с ема преобразователя двоичного кода в к д помодулю К 13 при и 5; на ф r. 3, - оптимизированная схема прео раэователя двоичного кода в код

nh модулю К 13 при п 5; на ф г, 4 - оптимизированная схема преобразователя двоичного кода в код по модулю К 17 при и б.

Преобразователь содержит двоичный сумматор 1, многопороговый 2 H прио1 итетный 3 блоки, входы 4 и выходф1 5 °

Для случая К 14, и 5 (фиг. 1) блок 2 содержит элементы И 6, 7, 25

И 1И 8, блок 3 содержит элемент 9 запрета.

Для случая1К 13, и 5 (фиг.2 и 3) б ок 2 содержит элементы И 10, 11, 12-14, блок 3 содержит элемент 1530 запрета.

Для случая К 17, и 6 (фиг. 4) блок 2 содержит элементы И 16-19, В ЛИ 20-23, блок 3 содержит элементы

24 и 25 запрета.

При поступлении на второй вход о тного и того же разряда сумматора 1 нескольких выходов блока 3 они объе- диняются по ИЛИ, Разрядность сумматора 1 m=flog К)+

+ 1, количество разрядов двоичного к1ода (входов 4) и .произвольно.

Блок 2 представляет собой многойороговый элемент с весами входов

2, (i 0,1, ..., n- 1) и порогами

Выходов А = К, 2К, ..., 1 К (1

1 2" — 11 1 (††-)). Он может быть выполнен

К )

В виде пороговых элементов с соответ<ствующими порогами, !

Блок 3 представляет собой совокупность (1 — 1) элементов запрета.

Конструкция его может быть оптимизи1 ована непосредственным подключением

j-rо выхода блока 2 к вторым входам тех разрядов сумматора 1, для которых в соответствующих разрядах двоичного

I представления чисел В 2 -q К (i6 (1, ..., n%, такое, что В, 02 аqК)приq=1к ° ° ° к имеется единица, а при q - ) — О.

Преобразователь работает следукяцнм образом.

Если поступающее на входы 4 двоичное число меньше значения К(С (К), то его код поступает на первые входы сумматора 1 и проходит на его выходы, поскольку на выходах блоков 2 и 3 формируются нулевые сигналы. Если К

6 С <. 2К, то в блоке 2 íà его первом выходе (порог А К) вырабатывается единичный сигнал, который формирует на вторьж входах разрядов сумматора

1 код В 2 1 " — К, на выходах которого (и, соответственно, на выходах 5 преобразователя) формируется код числа С + В» = С вЂ” К С д 1 Если ) К Сс() + 1) К, то в блоке 2 формируются сигналы на j-выходах, в блоке 3 сигнал, соответствующий наибольшему порогу А j ° К, блокирует все остальные и формирует на вторых входах разрядов сумматора 1 код В °

2 - j К (кк 11, ..., nl, такое, что В » О, 2 а j ° К), на выходах к которого (и, соответственно, на . выходах 5 преобразователя) формируется код С + В С - j . .К С,„,,1, Таким образом, преобразователь обеспечивает преобразование двоичного кода в код по модулю К при произвольно выбранных К и и (число разрядов двоичного кода). Преобразователь может быть непосредственно использован при построении сумматора по модулю К.

Формула изобретения

Преобразователь двоичного кода в код по модулю К, содержащий двоичный сумматор, первые входы разрядов которого соединены с соответствующими входами преобразователя, а выходы подключены к выходам преобразователя, отличающийся тем, что, с целью сокращения коли: вества оборудования, он содержит многопороговый и приоритетный блоки, причем входы многопорогового блока подключены к входам преобразователя, а выходы — к входам приоритетного

/ ° блока, j-й выход которого (1, t

2 — 1 где n — количество разрядов к

4 преобразуемого двоичного кодa) подключен к вторым входам тех разрядов двоичного сумматора, которые соответствуют значению В = 2 - g x °

1429322 х (1 (); ..., n) такое, что Б О, 2 (j° - К).

1429322

Составйтель В. Березкин

Редактор О. Головач Техред Л.Олийнык Корректор М. Демчик

Заказ 5144/56 Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР . ,по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

«фоизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4