Устройство для контроля цифровых схем

 

Изобретение относится к области вычислительной техники и может быть использовано в высоконадежных системах , обеспечивающих повышенную достоверность выдаваемой информации. Целью изобретения является повышение достоверности функционирования устройства . С этой целью в устройство, содержащее блок 2 сравнения, генератор 3 тестовых наборов и блок 4 свертки, введены дешифратор 5 конечного набора, элемент И-НЕ 6, элементы И 7,8, дешифратор 9 эталонной сигнатуры, элемент 10 задержки и элемент ИЛИ-НЕ 11. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4089950/24-24 (22) 11.05.86 (46) 15.09.88. Бюл. М 34 (71) Московский инженерно-физический институт (72) И.О. Атовмян, Е.Ф. Березкин и Н.В. Ефремов (53) 681.32(088.8) (56) Селлерс Ф. Методы обнаружения ошибок в работе ЭЦВМ. M. Мир, f972, с. 225, фиг. 12.2г.

Авторское свидетельство СССР

В 1037261, кл. С 01 F 11/26, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СХЕМ

„„SU„„1424019 А 1 (57) Изобретение относится к области вычислительной техники и может быть использовано в высоконадежных системах, обеспечивающих повышенную достоверность выдаваемой информации.

Целью изобретения является повышение достоверности функционирования устройства. С этой целью в устройство, содержащее блок 2 сравнения, генератор 3 тестовых наборов и блок 4 свертки, введены дешифратор 5 конечного набора, элемент И-НЕ 6, элементы И 7,8, дешифратор 9 эталонной сигнатуры, элемент 10 задержки и элемент ИЛИ-HE 11. 2 ил.

1424019

9; 10

Т

Номера отводов в цепи о ° с»

4,3

6,5

7,1 8,7 5,3

5,3

9,4

10,3

11,2

Изобретение относится к вычислительной технике и может быть испольэовано в высоконадежных системах, обеспечивающих повышенную достовер5 ность выдаваемой информации.

Целью изобретения является повышение достоверности функционирования устройства.

На фиг. 1 приведена функциональная схема устройства, на фиг. 2— временные диаграммы работы устройства.

Устройство для контроля цифровых схем (фиг. 1) содержит контролируемый объект 1, блок 2 сравнения, генератор 3 тестовых наборов, блок 4 свертки, дешифратор 5 конечного набора, элемент И-HL 6, элементы И 7 и 8, дешифратор 9 эталонной сигнатурь1, элемент 10 задержки, элемент

ИЛИ-НЕ 11 и имеет вход 12 данных, вход 13 синхронизации, выход 14 признака ошибки, вход 15 начальной установки и выход 16 данных. Генератор 3 и блок 4 свертки могут быть выполнены в виде регистров сдвига с обратными связями.

Контроль в устройстве осуществляется следующим образом.

Встроенные средства контроля выбирают из рабочих наборов, поступающих на входы контролируемого объекта

1, те наборы, которые входят в последовательность, образующую минимальный полный тест, производят сжатие 35 кодов реакции объекта 1 на эти наборы и по результатам анализа свертки

Hblpàáà÷ûâëþò сигнал неисправности, если фактическая сигнатура не совпадает с эталонной. 40

Б этом случае длина вырабатываемой последовательности будет равна

6 (2 — 1) 1-разрядных входных наборов.

Если контролируемый объект имеет r выходов, то массив реакций на псевдослучайную тестовую последователье ность будет иметь (2 -1) r-разрядных

55 двоичных наборов.

Если предположить, что существуют неисправности, искажающие любую комбинацию позиций этого массива, Для анализа входных наборов в устройство введен блок 2 сравнения, на первый вход которого поступает информация с входа 12, а на второй вход — информация с выхода генератора 3. Инициатором смены входных наборов на входе 12 является сигнал синхронизации, поступающий на вход

13. Импульсы на входе 13 используются в качестве импульсов синхронизации элементов памяти, состояние которых является входной информацией для контролируемого объекта 1. Предполагается, что смена входных наборов на входе 12 происходит с некоторой задержкой относительно заднего фронта синхроимпульсов.

Генератор 3 тестовых, наборов и блок 4 свертки строятся по единому принципу в виде сдвигового регистра с обратными связями. Использование математического аппарата линейных последовательностных машин позволяет синтезировать структуру, обладающую заданнь|ми свойствами. Так, например, генератор 3 может вырабатывать заданные двоичные наборы, составляющие минимальный полный тест, а блок 4 свертки — обнаруживать заданное множество векторов или матриц ошибок реакций объекта 1, обусловленных его структурой и перечнем неисправностей.

С другой стороны, в качестве генератора 3 тестовых наборов можно использовать генератор псевдослучайных наборов. В этом случае обратные связи 1-разрядного регистра сдвига следует назначать согласно таблице. то получим 2(2 — 1) r-1 возможных искажений массива реакций. Аналогично в качестве блока 4 свертки можно взять m-разрядный регистр сдвига с обратными связями. Тогда такой блок свертки не будет обнаруживать (h - 1 )

2 — 1 искажений массива реакций. Отношение количества необнаруживаемых искажений к полному количеству искажений равно! -i. 4019

55 (! - ))

-1

С!2 -1 ) 1

Клк видна, N HE элвис ит с т длины вырабатываем кч тестс)н и последователь — 5 нссти и каличестнл выходов контроли— руемой схемы, а определяется лишь разрядностью блока свертки. Оценка

N также не зависит от выбора обратных связей. Обычно обратные связи нязня10 чаются таким образом, чтобы многочлен обратных связей регистра сдвига был непривадимым. Назначать обратные связи можно также в соответ15 ствии с таблицей.

Дешифратор 5 конечного набора устанавливает момент опроса синхроимпульсом (через элементы И 7 и 8) состояний дешифраторл 9 эталонной сигнатуры. Единичный импульс на выходе

14 устройства свидетельствует о там, что эталонная сигнатура не совпала с фактической сигнатурой, выработанной в результате проверки. Элемент

И-НЕ 6 после обнаружения на входе

12 блоком 2 сравнения входного набора, совпадающего с очередным тестовым набором из контролирующей последовательности, пропускает очередной синхроимпульс на тактовые входы генератора 3 тестовых наборов и блока

4 свертки.

Элемент ИЛИ вЂ” НЕ 11 преднл" xò)ен для начальной установки генератора

3 тестовых наборов и блока 4 свертки.

Начальная установка производится сигналом на входе 15 или импульсом опроса состояния дешифраторя 9 эталонной сигнатуры, задержанным элементом 10 пл длительность синхроимпульсл.40

Устройство работает следующим образом.

При включении питания генерлтор

3 тестовых наборов и блок 4 свертки устанавливаются в исходное состояние. 45

Это обеспечинает невозможность поянпения ложного сигнала неисправности из-за несогласованных состояний блоков 3 и 4. Исходным состоянием для генератора 3 является первый тестовый набор, а для блока 4 свертки нулевой кад.

В процессе выполнения рабочего алгоритма функцианиранлния блок 2 сравнения аапастлнляет двоичные наборы нл входе 12 с первым тестс)вылi наборам нл выходе генерлторл 3. 1слк только нл вход контролируемого объекта 1 поступает набор, совпадающий с первым тестс вым набором, нл выходе блока 2 сравнения появляется единичный потенциал (фиг. 2), кс тарый разрешает прохождение следующего синхроимпульса, являющегося ишгцилтором смены входного набора нл входе 12, через элемент 6 на тактовые входы блоков 3 и 4, Затем по заднему фронту этого синхроимпульса генератор 3 тестовых наборов формирует следующий тестовый набор, а блок 4 свертки воспринимает реакцию контролируемого обьекта 1 ня первый тестовый набор па шине 16. Далее встроенные средства контроля ожидают поступления ня входы контролируемого объекта 1 второго тестового набора. После его появления на входе 12 блок 4 свертки воспринимает реакцию объектл 1 на этот входной набор, л генерлтор 3 тестовых наборов перекспочлется н состояние, соответствующее третьему тестовому набору. Последующие тестовые наборы выявляются и обрабатываются аналоги шым образом.

После сжатия блоком 4 свертки реакции объекта 1 нл последшш тестовый набор генератор 3 переключается в состояние, соответствующее псследнему конечному плбару. ДешиФратор 5 конечного набора распознает этот набор i! нл ега выходе появляется высокий потенцилч, который разрешает прохождение следующего синхроимпуль— са через элемент 7 на вход элемента

8. Если объект f исправен, то состояние блока 4 свертки после сжатия реакций объекта 1 нл нсю тестовую последовательность совпадает с этллонньм, на инверсном выходе дешифратора 9 — низкий потенция, а нл выходе 14 устройства астлется низкий уронень. В противном счучле (в схеме появилась неисправность), сигнлтура отличается от )талонной и на выходе 14 появляется единичный импульс, свидетельствующий о нлли ии в схеме неиспраннастi<. Импульс опроса састаяния дешифрлтарл с1 эталонной сигнатуры, задержлнпьп) элементом 10 на длительность синхроимпульса, через элемент 11 устанавливает генератор 3 тестовых нлс,арон и блок

4 свертки в исходно)е састс)япие, и работа устройства понт!)рвется. ф о р м у л а и з о б р е т е н и я

Устройство для контроля цифровых схем, содержащее генератор тестовых

1424019

12 на&р

//есобдадение с эталоном

Стенаю неиспрабНОСКУ

Составитель- Г,Виталиев

Техред Г1.Ходанич

Редактор Л,Г1аковская

Корректор М.Васильева

Заказ 4688/51

Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 наборов, блок сравнения и блок сверr—ки, информационный вход которого является входом устройства для подключения к выходу контролируемого объекта, о т л и ч а ю щ е е с я тем, 5 что, с целью повышения достоверности функционирования, оно содержит дешифратор конечного набора, дешифратор эталонной сигнатуры, элемент

И-HF. два элемента И, элемент задержки и элемент ИЛИ-НЕ, выход которого соединен с входами разрешения генератора тестовых наборов и блока свертки, первый вход блока сравнения подключен к входу данных устройства, который, кроме того, является выходом устройства для подключения к входу контролируемого объекта, выход генератора тестовых наборов соединен

20 с вторым входом блока сравнения и входом дешифратора конечного набора, выход которого подключен к первому входу первого энемс нта И, второй вход и выход первого элемента И соединены соответственно с входом синхронизации устройства и входом элемента задержки, первый и второй входы и выход элемента И-НЕ подключены соответственно к входу синхронизации устройства, выходу блока сравнения и тактовым входам генератора тестовых наборов и блока свертки

В первый и второй входы элемента KIHHE соединены соответственно с входом начальной установки устройства и выходом элемента задержки, выход блока свертки подключен к входу дешифратора эталонной сигнатуры, первый и второй входы второго элемента И соединены соответственно с инверсным выходом дешифратора эталонной сигнатуры и выходом первого элемента И, а выход второго элемента И является выходом признака ошибки устройства.