Генератор базисных функций

 

Изобретение относится к вычислительной технике и может быть использовано для генерирования базисных функций, например, при спектральном анализе случайных процессов. Цель изобретения - расширение функциональных возможностей за счет генерации базисных функций с учетом знака зталона. Поставленная цель достигается за счет введения N/2 одноразрядных сумматоров. В функциональный преобразователь дополнительно введены первый и второй дешифраторы , блок памяти, коммутатор. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) А2 (51) 4 С 06 F 1/02

ВСЕОБЩИ

"l3 „", „13

БВЪЛЯОТИЛ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОбРЕТЕНИЙ И OTHPblTPM (61) 1319013 (21) 4183063/24-24 (22) 16.01.87 (46) 30.07.88. Бюл. И 28 (72) В.А.Григорьев, П.Ф.Дурбаль и В.А.Шабалов (53) 681.325(088.8) (56) Авторское свидетельство СССР

К 1319013, кл. G 06 F 1/02, 1986. (54) ГЕНЕРАТОР БАЗИСНЫХ ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и может быть испольэовано для генерирования базисных функций, например, при спектральном анализе случайных процессов.

Цель изобретения — расширение функциональных возможностей за счет генерации базисных функций с учетом знака эталона. Поставленная цель достигается за счет введения N/2 одноразрядных сумматоров. В функциональный преобразователь дополнительно введены первый и второй дешифраторы, блок памяти, коммутатор. 1 з.п. ф-лы, 2 ил.

1413615

Изобретение относится к вычислительной технике и может быть использовано для генерирования базисных функций, например, при спектральном анализе случайных процессов.

Цель изобретения — расширение функциональных возможностей за счет генерации базисных функций с учетом знака эталона и повышение достоверности результата эа счет исключения неопределенностей типа х/о и о/о.

На фиг. 1 приведена структурная схема генератора, на фиг. 2 — схема функционального преобразователя. !5

Генератор базисных функций (ГБФ) содержит (фиг.1) входные регистры

1 - 8, одноразрядные сумматоры 9 — 12 квадраторы 13 — 20, функциональные преобразователи (ФП) 21 — 27, выходные регистры 28 — 34, генератор 35 импульсов (ГИ), счетчик 36, дешифратор 37 и триггер 38. ФП (фиг. 2) содержит сумматор 39, делитель 40, узел 41 вычисления квадрата синуса (косинуса), узел 42 извлечения квад— ратного корня, дешифраторы 43 и 44, блок 45 памяти и коммутатор 46.

Генератор работает следующим образом. 30

ГБФ работает аналогично устройству-прототипу. Перед началом работы устройства ГИ 35 выключен, счетчик

36 и триггер 38 установлены в исходное, например, нулевое состояние.

При поступлении на вход запуска устройства импульса запуска включается

;.ГИ 35 и с входов задания векторов эталона в регистры 1 — 8 записывается эталон сигнала. Частота импуль40 сов на выходе ГИ 35 и емкость счетчи— ка 36 подбираются так, чтобы время формирования на входе дешифратора .37 определенной кодовой комбинации было равно времени преобразования эталона в коэффициенты базисной сис45 темы функций.

Отсчеты эталона с выходов регистров 1 — 8 подаются через квадраторы

13 — 20 на входы ФП 21 — 27. На входы ФП 22 подаются отсчеты с выходов квадраторов 15 и 16, на входы ФП 21— с выходов квадраторов 13 и 14, на входы ФП 23 — с выходов квадраторов

17 и 18, на входы ФП 24 — с выходов квадраторов 19 и 20. 55

На первых выходах ФП 21 — 27 формируются коды синусов и косинусов искомой базисной системы функций. На вторых выходах ФП 21 — 74 формируются соответственно суммы квадратов отсчетов Х + Х Х2+ Х Х" + Х Х +Х- .

2> 3 2 В

Эти суммы подаются соответственно на первый и второй входы ФП 25, на первый и второй входы ФП 26.

На вторых выходах ФП 25 и 26 формируются соответственно суммы квадратов отсчетов Х + Х + Х + Х и Х + Х +

2 3 а S 6

+Х + Х . Эти суммы подаются на первый и второй входы ФП 27. В мом нт окончания работы ФП 27 на вход записи выходных регистров 28 — 34 подается импульс с дешифратора 37,и полученные значения синусов и .косинусов базиса записываются в выходные регистры 28 — 34. Одновременно триггер

38 устанавливается в состояние, информирующее о завершении формирования базисной системы функций.

Формирование базисных функций с учетом знака эталона обеспечивается одноразрядными сумматорами 9 — 12, на входы которых подаются потенциалы знаковых разрядов с знаковых выходов входных регистров 1 — 8. На первый и второй входы сумматора 9 подаются потенциалы знаковых разрядов соответственно с знаковых выходов входных регистров 1 и 2, на первый и второй входы сумматора 10 — с знаковых вы— ходов входных регистров 3 и 4, на первый и второй входы сумматора 11 с знаковых выходов входных регистров

5 и 6; на первый и второй входы сумматора 12 — с знаковых выходов входных регистров 7 и 8. Результат сложения по модулю 2 (1+1=0, 1+0=1;

0+1=1, 0+0=0) подается с выходов сумматоров 9 — 12 на входы знака синуса соответственно выходных регист ов

28, 30, 32 и 34, в которые зап . ааются коды синусов (косинусог, .=.."ьей матрицы Гуда. От знака отсчетов эта,лона зависит ядро третьей матрицы Гуда.

Принцип работы ФП 21 — 27 состоит в следующем. Входные данные, например Х, и Х поступают на первый и второй входы сумматора 39 и делителя 40. Сумма Х + Х с выхода сумГ 2 матора подается на второй выход ФП.

На выходе делителя 40 формируется отношение вида Х,/X по которому в узле 41 вычисляются значения sin283, и соз283,. Последние через узел 42 подаются на первый вход коммутатора

46, который в исходном состоянии

14136 обеспечивает подключение выхода узла

42 к первому выходу ФП.

Если на первый и (или) второй вход ФП подается нулевое значение, то срабатывает соответствующий дешнф- 5 ратор. Коммутатор 46 подключает к выходу ФП через второй информационный вход выход блока 45 памяти, Последний содержит коды синуса и косинуса, например О и 90 . При Х, = О на втоо 10 рой информационный вход коммутатора

46 подается код синуса (косинуса)

О, при Х, равному некоторому числу или О, а Х = О на второй информационный вход коммутатора 46 подается код синуса (косинуса) 90

Формула изобретения

1. Генератор базисных функций по

20 авт. св. У 1319013, о т л и ч а юшийся тем, что, с целью расширения функциональных возможностей за счет генерации базисных функций с учетом знака эталона, в него введены N/2 одноразрядных сумматоров, причем первый и второй входы i-го (i = 1, N/2) одноразрядного сумматора подключены к знаковым выходам соответственно 2i-f-ro и 2i-ro входных регистров, выход i-го сумматора подключен к знаковому входу выходного .

15 4 регистра, подключенного к i- y функциональному преобразователю первой группы.

2. Генератор по п. 1, о т л ич а ю шийся тем, что, с целью повышения достоверности результата за счет исключения неопределенностей типа х/о и о/о, функциональный пре— образователь содержит сумматор, делитель, узел вычисления квадрата си нуса (косинуса), узел извлечения квадратного корня, два дешифратора, блок памяти и коммутатор, причем первый и второй входы функционального преобразователя подключены к первому и второму входам делителя и сумматора и входам первого и второго дешифраторов, выход делителя подключен к входу узла вычисления квадрата синуса (косинуса), выход которого под1 ключен к входу узла извлечения квадратного корня, выход которого подключен к первому информационному входу коммутатора, второй информационный вход которого подключен к выходу блока памяти, первый и второй адресные входы которого и управляюпий вход коммутатора подключены к выходам первого и второго дешифраторов, выходы коммутатора и сумматора подключены к первому и второму выходам функционального преобразователя.

1413615 дхИы завания

Ренуара гивна

Составитель С.Курош

Редактор И.Касарда Техред И.Верес Корректор Э.Лончакова

Заказ 3786/51 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4