Устройство для преобразования кода в мгновенные значения трехфазного синусоидального напряжения

 

Изобретение относится к вычислительной технике и может быть использовано в аналого-ц1Ф} р0вых вычислительных и управляющих системах и устройствах . Цель изобретения - расширение функциональных возможностей за счет одновременного формирования инвертированных и неинвертировэнных значений трехфазного сигнала. Устройство содержит суммирующие аналоговые запоминающие блоки 1-3, переключатели 4-6, инвертирующие аналоговые запоминающие блоки 7-9, преобразователь 10 кода в напряжение, щину 11 задания амплитуды , инвертир ощий масщтабирующий элемент 12, распределитель 13 импульсов, шину 14 задания аргумента, шину 15 запуска , шину 16 тактовых импульсов. Распределитель импульсов 13 вырабатывает импульсов, управляющих про-g цессами записи-перезаписи напряжений в запсжииаюцих блоках. Число управляющих ютульсов соответствует коду аргумента. 2 ил. (/ С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (19) (И) Ш4 С 06 С 7 22

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

gГ, <.„ н%

ОПИСАНИЕ ИЗОБРЕТЕНИ „

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4169708/24-24 (22) 30.12.86 (46) 30.05,"88. Бюл. У 20 (71) Московский авиационный институт им. Серго Орджоникидзе (72) С.А. Илюшин, В.В. Мясников и А.Н. Подколзин (53) 681.3(088.8) (56) Авторское свидетельство СССР

)) 1231499, кл. G 06 G 7/22, 1984, Авторское свидетельство СССР Ф 1089588, кл. G 06 С 7/22, 1982. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

КОДА В МГНОВЕННЫЕ ЗНАЧЕНИЯ ТРЕХФАЗНОГО СИНУСОИДАЛЬНОГО НАПРЯЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительных и управляющих системах и устройствах. Цель изобретения — расширение функциональных возможностей за счет одновременного формирования инверти" рованных и неинвертировзнных значений трехфазного сигнала. Устройство содержит суммирующие аналоговые запоминающие блоки 1-3, переключатели 4-6, инвертирующне аналоговые запоминающие блоки 7-9, преобразователь 10 кода в напржкение, шину 11 задания амплитуды, инвертирующий масштабирующий элемент 12, распределитель 13 импульсов, шину 14 задания аргумента, шину 15 запуска, шину 16 тактовых импульсов.

Распределитель импульсов 13 вырабатывает серии импульсов, управляющих про-. g цессами записи-перезаписи напряжений в запоминающих блоках. Число управляющих импульсов соответствует коду

:аргумента. 2 ил.

1399777

Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительных и управляющих системах и устройствах.

Цель изобретения — расширение функциональных возможностей за счет одновременного формирования инвертированных и неинвертированных значений1О трехфазного сигнала.

На фиг. 1 представлена схема устройства; на фиг. 2 — распределитель импульсов.

Устройство содержит суммирующие 15 аналоговые запоминающие блоки (АЗБ)

1-3, переключатели 4-6, аналоговые инвертирующие запоминающие блоки (АЗБ) 7-9, преобразователь 10 кода в напряжение (ПКН), шину 11 задания 2р

2 амплитуды, инвертирующий масштабируюЩий элемент 12, распределитель 13 импульсов, шину 14 задания аргумента, Мину 15 запуска, шину 16 тактовых импульсов, первый, второй и третий 25 финхронизирующие выходы 17-19 распределителя импульсов, четвертый синхрояизирующий выход 20, выход 21 сигна- ла окончания преобразования, прямые выходы 22 фаз устройства, инверсные выходы 23 фаз устройства. Суммирующие

Вапоминающие блоки 1-3 и инвертирующие запоминающие блоки 7-9 выполнены

Каждый на операционном усилителе с

Запоминающим конденсатором, масштачирующими резисторами и ключом, с поь1ощью которого блок переводится из режима в режим хранения и обратно.

Распределитель 13 импульсов содержит D-триггеры 24,25, счетный триг- 4 ер 26, триггер 27, вычитающий счетчик 28, элементы 29, 30 задержки, комбинационные элементы 31-35.

Устройство работает следующим образом. 45

По команде "Старт", поступающей по шине 15, распределитель 13 импульсов вырабатывает на выходе 20 команду, по которой код аргумента с шины

14 записывается в счетчик 28, а код амплитуды с шины 11 поступает в ПКН

10 и преобразуется в напряжение, ко" торое через переключатель 4, а также масштабирующий элемент и переключатели 5,6 поступает на инвертирующие

АЗБ 7-9. Одновременно импульс G> пе55 реводит АЗБ 7-9 в режим записи. Начальные напряжения, записанные в блоки 7-9, соответствуют начальным мгновенным значениям трехфазного синусоидального напряжения для нулевого

1 1 аргумента (Е - — Е и — — Е )

2 2

На следующем этапе происходит преобразование двоичного кода аргумента в последовательность импульсов, число которых определяется кодом аргумента. Это преобразование осуществляется с помощью двоичного вычитающего счетчика 28, двухкодового триггера 27 и элемента 32. С помощью Dтриггера 25 формируется задержанная на половину периода относительно по" следовательности С2 последовательность СЗ, в которую с помощью элемента 34 введен дополнительный импульс начальной установки.

Первый импульс из последовательности С2 замыкает ключи первого, вто" рого и третьего суммирующих АЗБ 1,2, 3. При этом на их выходах устанавливаются следующие уровни напряжений:

U,(t,)--(1,U,(t)+k U,(t,37;

Uq(,) --(k, и,(Е,)+1,П, (Е. Ц;

0,(Е,)-- (k, U,(t,)+k,U, (t.), где k,,1 — коэффициенты передачи суммирующих АЗБ по первому и второму входам, slndlp sin

k сов 1+

i 1

cos—

sin d(p

k = —-2

У

И

cos —6 где d

После окончания импульса последовательности С2 первый, второй и третий суммирующие АЗБ переходят в режим хранения.

Во время преобразования переклю" чатели 4-6 находятся в верхнем положении.

Для произвольного i-го такта напряжение первой фазы определяется следующим образом:

cos(ut;« )=cos(ut )cosh@-sin(ut;) sinaq=cos(cat; +ир) .

Аналогичные результаты могут быть получены для второй и третьей фазы.

Формула изобретения

Устройство для преобразования кода в мгновенные значения трехфазного синусоидального напряжения, содержащее

9777

3 l39 первый и второй суммирующие аналоговые запоминающие блоки., выходы котоФ рых соединены с первыми входами первого и второго переключателей, выходы которых соединены с входами соответственно первого и второго инвертирующих аналоговых запоминающих блоков, выход первого инвертирующего аналогового запоминающего блока, являющийся прямым выходом первой фазы устройства, соединен с первым входом первого суммирующего аналогового запоминающего блока, выход второго инвертирующего аналогового запоминающего блока, являющийся прямым выходом второй фазы устройства, соединен с первым входом второго и с вторым входом первого суммирующих аналоговых запоминающих блоков, преобразователь кода в напряжение, информационный вход которого соединен с шиной задания амплитуды, а выход - с вторым входом первого переключателя, распределитель импульсов, информационный вход которого соединен с шиной задания аргумента, синхрониэирующий вход — с шиной тактовых импульсов, вход запуска — с шиной запускающего импульса, первый, второй и третий синхронизирующие выходы распределителя импульсов соединены соответственно с управляющими входами переключателей, с управляющими .входами суммирующих аналоговых запоминающих блоков и с управляющими входами инвертирующих аналоговых запоминающих блоков, четвертый синхронизирующий выход — с входом запуска преобразователя кода в напряжение, а пятый выход является выходом сигнала

1 окончания преобразования устройства, о.т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей эа счет одновременного фор5 мирования инвертированных и неинвертированных значений трехфазного сигнала, устройство содержит третий инвертирующий и третий суммирующий аналоговые запоминающие блоки, третий

)б переключатель и инвертирующий масштабирующий элемент, при этом выход третьего суммирующего аналогового запонающего блока соединен с первым входом третьего переключателя, первый н второй входы третьего суммирующего аналогового запоминающего блока соединены с выходами соответственно первого и третьего инвертирующих аналоговых запоминающих блоков, выход по2р следнего из которых, являющийся прямым выходом третьей фазы устройства, соединен также с вторым входом второго суммирующего аналогового запоминающего блока, выход преобразователя

25 кода в напряжение через инвертирующий масштабирующий элемент соединен с вторыми входами второго и третьего переключателей, выход третьего переключателя соединен с входом третьего

30 инвертирующего аналогового запоминающего блока, управляющие входы третьего переключателя, третьего суммирующего и третьего инвертирующего аналоговых запоминающих блоков соединены соответственно с первым, вторым и третьим синхронизирующими выходами распределителя импульсов, при этом выходы первого, второго и третьего переключателей являются инверсными

40 выходами соответствующих фаз устройства.

l 399777 фФФ- Г Zl Cmdn

Составитель Г. Осипов

Редактор М. Циткина Техред А.Кравчук Корректор M. лароши

Заказ 2668/50 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

«б

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4