Устройство для преобразования полярных координат в прямоугольные

 

Изобретение относится к вычислительной технике. Цель изобретения - повышение точности. Устройство содержит блок 1 выделения абсолютных значений, преобразователь 2 напряжения в код, генератор 3 тактовых импульсов, блок 4 умножения частоты , селектор квадрантов 5, первые 6 и вторые 7 преобразователи прямого кода в дополнительный , регистры 8, наканливаюплие сумматоры 9 (в каждом из двух каналов определения ортогональной составляющей), вход 10, выходы 11, 12. Код прямоугольной координаты формируется в результате 4HCvaeHHoro интегрирования фиксированного количества отсчетов за полупериод опорного напряжения в накапливающих сумматорах. Усреднение погрешностей мгновенных отсчетов повыпшет точность преобразования. 2 ил. со о со о СП о

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1309050 А1 (5D 4 G 06 G 7 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Х АВТОРСХОМУ СВИДЕТЕЛЬСТВУ. 10 (;л)

СР

ЯР

CO

С

С0

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3991065/24-24 (22) 11.12.85 (46) 07.05.87. Бюл. № 17 (71) Московский институт электронной техники (72) Л. М. Жаворонков и В. Г. Варламов (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 771682, кл. G 06 G 7/22, 1978.

Авторское свидетельство СССР № 758188, кл. G 06 G 7/22, 1978. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ПОЛЯРНЫХ КООРДИНАТ В ПРЯМОУГОЛ b НЫ Е (57) Изобретение относится к вычислительной технике. Цель изобретения — повышение точности. Устройство содержит блок 1 выделения абсолютных значений, преобразователь 2 напряжения в код, генератор 3 тактовых импульсов, блок 4 умножения частоты, селектор квадрантов 5, первые 6 и вторые 7 преобразователи прямого кода в дополнительный, регистры 8, накапливаюшие сумматоры 9 (в каждом из двух каналов определения ортогональной составляюп.ей), вход 10, выходы 11, 12. Код прямоугольной координаты формируется в результате численного интегрирования фиксированного количества отсчетов за полупериод опорного напряжения в накапливаюших сумматорах.

Усреднение погрешностей мгновенных отсчетов повышает точность преобразования. 2 ил.

1309050

Изобретение относится к вычислительной технике.

Цель изобретения — повышение точности.

На фиг. 1 представлена схема предлагаемого устройства; на фиг. 2 -- генератор тактовых импульсов.

Устройство содержит блок выделения абсолютных значений, преобразователь 2 напряжения в код, генератор 3 тактовых импульсов, блок 4 умножения частоты, селектор 5 квадрантов, преобразователи 6 и 7 прямого кода в дополнительный, регистры 8, накапливающие сумматоры 9, информационный вход 10, выходы 1! и 12, Преобразователь 2 выполнен по схеме поразрядного уравновешивания входного сигнала. Генератор 3 (фиг. 2) содержит суммирующий счетчик 13, дифференцируюгций элемент 14, дешифраторы 15 и 16, триггеры !7 — 19, генератор 20 импульсов, счетчики 21 и 22.

Селектор 5 квадрантов содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, его работа описывается соотношениями: E=BC+

+BC; G=BD+BD, где В, С, D -- двоичные переменные, соответствукццие знакам входных напряжений. U(T), /-, Uo> Преобразователи 6 и 7 содержат гругшу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ»о числу разрядов входного кода и комбинационный сумматор.

Устройство работает следую» им образом, Опорное напряжение (меандр той жс частоты 1, что и входное) служит началом отсчета аргумента вектора (задает положение оси х прямоугольной системы координат). На выходе блока 4 возникает потокимпульс с частотой Л f. Элемент 14 дифференцирования в генераторе 3 формирует из напряжения Uoi IIMI1)ëbñ сброса счетчика !3.

Счетчик 13 за период 1 накапливает И IIìпульсов, поступающих на его вход с выхода блока 4. Дешифратор 15 зыделяет тактовые импульсы с номерами Л /4 и 3N/4 и этими импульсами переключает триггер 17, на выходе которого формируется опорное напряжение Uyo запаздывающее на 90 относительно Uxo Каждый тактовый импульс служит началом цикла работы блоков 18 — 22, формирующих серию управляк>щих импульсов. В начале цикла триггер 18 устанавливается в состояние «!», а триггер 19 — в состояние «О». При этом триггер 18 разрешает работу счетчика 22. На выходах счетчика 21 последовательно формируется серия из К (например, К=-6) импульсов. По окончании этой серии триггер 18 переводится в нулевое состояние импульсом переполнения счетчика 21 и . разрег»ает работу счетчика 22, который формирует на своих выходах серию из L (L (К) импульсов. Первые М из К + L импульсов используются для поразрядного уравновешивания напряжения на информационном входе преобразователя 2, который формирует М-разрядный

40 (например М= —:8) двоичный код модуля выборки входного сигнала. Три последних импульса из серии М + l на выходе счетчика 22 служат импульсами управления для накапливающих сумматоров 9 и регистров 8, причем указанные импульсы создаются только в начале и середине периода Т благодаря стробированию дешифратором 16.

Входное напряжение H(t) = Asin(2zrft+

+I!,) поступает на вход блока 1, на выходах которого появляется напряжение знака и абсолютного значения сигнала. Они служат двоичными переменными функции Е, необходимой для управления преобразователем 6 кода. Если Е =-- О, то число с выхода преобразователя 2 проходит через преобразователь 6 без инверсии, в прямом коде.

При Е = 1 число с выхода преобразователя 6, поступает на вход накапливающего су мматора 9 v, дополнительном коде с отрицательным знаком. В интервалах времени существования значения Е = 1 отсчеты входного напряжения вычитаются в сумматоре 9, и в остальное время отсчеты суммируются, в результате к моменту переключения функции Е из нуля в единицу в канале Х формируе.ся код координаты Х.

При малом шаге квантования функции по времени результаты численного интегрирования по формулам мало отличаются от теоретических точных значений координат.

Различия в масштабных коэффициентах учитываются при выборе коэффициента передачи преобразователя 2 по его сигнальному входу. По окончании интервалов интегрирования содержимое накапливающего сумматора 9 переписывается в регистр 8, после чего сумматор 9 обнуляется. Координаты

Х и 1 в регистрах 8 хранятся в дополнительном коде.

Прямой код координаты формируется на выходе преобразователя 9, который идентичен преобразователю 6 по принципиальной схеме. Для связи устройства с цифровым процессором предпочтителен вывод координаты с регистра 8. а для преобразования координаты в напряжение следует воспользоваться прямым кодом на выходе блока 9.

В полученных координатах шумовые составляющие входного сигнала подавлены за счет усреднения отсчетов, причем повышение статической точности преобразования достигается при минимальном интервале сглаживания, составляющем половину периода сигнала, т. е. обеспечивается повышение динамической точности.

Благодаря применению алгоритма численного интегрирования преобразование координат выполняется без операций арифметического деления/умножения и без тригонометрических функциональных преобразований, что позволяет устранить ряд источников инструментальных погрешностей, увели1309050

Формула изобретения фиг. 2

Составитель Г. Осипов

Редактор О. Бугир Техред И. Верес Корректор Л. Зимокосов

Заказ 1436/43 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 чить долю цифровых блоков и тем самым сделать его более технологичным.

Устройство для преобразования полярных координат в прямоугольные, содержащее блок выделения абсолютных значений, вход которого является информационным входом устройства, а выход величины модуля соединен с информационным входом преобразователя напряжения в код, вход импульсов уравновешивания входного напряжения которого соединен с соответствующим входом генератора тактовых импульсов, а выход — с информационными входами двух блоков определения ортогональной составляющей, и селектор квадрантов, отличаюи4ееся тем, что, с целью повышения точности, устройство содержит блок умножения частоты, а каждый блок определения ортогональной составляющей содержит первый и второй преобразователи прямого кода в дополнительный, накапливающий сумматор и регистр, при этом информационные входы первых преобразователей прямого кода в дополнительный являются информационными входами блоков . определения ортогональной составляющей, а знаковые входы первых и вторых преобразователей прямого кода в дополнительный соединены с соответствующими выходами селектора квадрантов, вход блока умножения частоты, запускающий вход генератора тактовых импульсов и опорный вход селектора квадрантов соединены с шиной опорного напряжения, знаковый выход блока выделения абсолютных значений соединен с информационным входом селектора квадрантов, выход блока умножения частоты соединен с синхронизирующим входом генератора тактовых импульсов, а в каждом блоке определения ортогональной составляющей выход первого кода в дополнительный соединен с первым суммирующим входом накапливающего сумматора, выход которого соединен с его вторым суммирующим входом и с информационным входом регистра, выход которого, являющийся первым выходом кода ортогональной cocTBBJlHlolllåé устройства, соединен

20 с информационным входом второго преобразователя прямого кода в дополнительный, выход которого является вторым выходом кода ортогональной составляющей устройства, входы записи накапливающего сумматора и регистра и вход сброса накапливающего сумматора соединены с соответствующими выходами генератора тактовых импульсов.