Устройство для выделения многоразрядного кода

 

Изобретение о тносится к автоматике и вычислительной технике. Целью изобретения является повышение быстродействия . Устройство содержит п Г 1 цeшифpa opoв (ДШ) , Р С блоков вычеления максимального кода (БВМК), п элементов ИСКЛЮЧАЩЕЕ ИЛИ и шифратор . Устройство выделяет среднее z из п (п - нечетное) кодов согласно процедуре z у max { X. min {у. i р h-л ) у max ( X,, у р max { X r,-i , х„. М-1 -Г V . х). Гл-1 П 2 Ч ДШ преобразует поступающие на их входы двоичные коды х в (2 -1 ) - разрядные кода, у которых разряды с первого по х-й установлены в единицу, а остальные - в нуль. р БВМК, соединенных с возможностью полного перебора сочетаний по п+1 2 ДШ из п вычисляют значения у Ур, из которых затем выделяется минимальное значение, преобразуемое элементами ИСКЛЮЧАЮЩЕЕ ИЛИ и шифратором в двоичный код Z. 1 з.п. ф-лы, 1 ил. (Л 00 00 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 С 06 F 7

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

I IO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

1С АSTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4081949/24-24 (22) 26.06.86 (46) 30.10.87. Бюл. У 40 .(71) Институт технической кибернетики AH БССР (72) Г.А. Буткин (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 746501, кл. G 06 F 7/02, 1978.

Авторское свидетельство СССР

Ф 1290294) кл. G 06 F 7/02, 1985. (54) УСТРОЙСТВО ДЛЯ ВЬЩЕЛЕНИЯ МНОГОРАЗРЯДНОГО КОДА (57) Изобретение относится к автоматике и вычислительной технике. Целью изобретения является повышение быстродействия. Устройство содержит и

s+s цешифраФоров (ДШ), P = C„ блоков выцеления максимального кода (БВМК), и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и шифратор. Устройство выделяет среднее z

„„SU„„1348819 А 1 иэ п (n — нечетное) кодов согласно процедуре z = min f у, у, ..., у 1

1 ф P J у„=max 1 х, х, ... х„,, х„„1 2

2 2 у =max(x,, х,, ..., х„,, х+ )

7. у, = шах(х„1, х„,, ° ° х„, х„}

ДШ преобразует поступающие на их н 4 входы двоичные коды х в (2 -1 ) разрядные кода, у которых разряды с первого по х-й установлены в единицу", а остальные — в "нуль

БВМК, соединенных с возможностью полного перебора сочетаний по п+1

ДШ из и вычисляют значения у -у, из которых затем выделяется

1 минимальное значение, преобразуемое элементами ИСКЛЮЧАКЗЦЕЕ ИЛИ и шифратором в двоичный код z. 1 з.п. ф-лы, 1 ил.

50 при 7 а

P при 1= н

Р при 1 > s

1 13488

Изобретение относится к автоматике и вычислительной технике.

Целью изобретения является повышение быстродействия устройства.

На чертеже представлена схема

5 устройства.

Устройство содержит п дешифраторов 1,-1, где n — количество а«ализируемых кодов (n — нечетное), @+i

= С 2 блоков выделения максимальГт ного кода 2,-2р, G = 2, элементов

ИСКЛЮЧАЮЩЕЕ ИЛЙ 3,-3, шифратор 4, входы 5,-5„ анализируемых кодов, 15 выходы 6 вьщеленного кода и вход 7 логического нуля. Каждый блок 2 выделения максимального кода содержит о элементов ИЛИ 8 — 8

6"

Устройство работает следующим образом.

Вьщеление среднего z из и колон х, х,..., х осуществляется «a oc.— и нове йроцедуры: г = мин.(у, у,..., у );

2 у * макс. х, х, ..., х„,, х„,,).

1 1 2

ЗО макс ° x, x, ° ° °, x„, х„з

2 2 у = макс. х„,, х „, ..., х, х, 40

Поступающие на входы 5, -5„ т-разрядные двоичные коды преобразуются дешифраторами 11 -1„ в Я -разрядные модифицированные коды, у которых

ДВоичному коду х соответствуют единицы в первых х разрядах и нули в остальных 2™ — 1-х разрядах. Коду х = 0 соответствуют нули во всех

1п

2 — 1 разрядах.

В блоках 2 -2 выделения максир мального кода определяются соответствующие значения у,, у,..., у, которые формируются на выходах элементов ИЛИ 81 -8, а именно модифицированный код, соответствующий большему двоичному коду, всегда "поглощает" модифицированный код, соответствующий меньшему двоичному коду.

19 2

Так как одноименные выходы блоков

2, -2 объединены по "монтажному И", то на соответствующих шинах сформировано минимальное z иэ значений у,, 1 у2, ..., ур. Значение z н модифицирован«ом коде с помощью элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 3, — 3 . преобразуется н унитарный код, который сформирует на выходе шифратора 4 среднее значение (медиану) из анализируемых днов

ИЧНЫХ КОДОВ Х„, Х,..., Х„.

Работу устройства проиллюстрируем на примере вьщеления среднего кода (медианы) из трех двухраэрядных кодов: а = 11 а =10 а = 00.

2 З

Для заданных двоичных кодов на выходах дешифраторон 1,-1> находятся соотнетствующ1.е модифицированные коды:

111; 011; 000.

На первую и вторую группы входов блоков 2,, 2, 2 поступают коды 111 и 011, 111 и 000, 011 и 000, которые сформируют на выходах элементов ИЛИ

>1„ -8 блоков максимальные коцы: 111, !!1, 011, из которых будет ньщелен код 011, который с помощью элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 3 -3 преобразуется

3 в унитарный код 010, а тот с помощью шифратора 4 — в двоичный 10, являющийся средним из анализируемых кодов.

Формула изобретения

1. Устройство для вьщеления многоразрядного кода, содержащее п-дешифраторон, где п-количество анализированных кодов, р блоков выделения максиn+>

2 шаль«ого кода (P = С„) и шифратор, причем i-й вход j-го дешифратора, где i = 1, 2, ..., m, m — количество разрядов кода, j=1, 2, ..., n, являФ ется входом i-го разряда 3-го кода устройства, к — и вход 1-й группы первого блока выделения максимального кода, где к = 1, 2, ..., 2 — 1, 1

11 +1 — 1, 2, ..., 2 2, подключен к к-му выходу 1-го дешифратора, к-й вход

1-й группы р-го блока выделения мак— сималь«ого кода, где р = 2, 3, ( р подключен к к-му выходу g -ro

Р дешифратора, где

1348819

s, = макс

n+1

1 = 1, 2, п-1

1 г (1 при c t

P-I

0 при Ч, ),1

n+1

P-!

5п+т

Составитель В. Горохов

Техред А.Кравчук Корректор H. Король

Редактор Н. Слободяник

Заказ 5191/48 Тираж 670

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

i-й выход шифратора является выходом

-го разряда выделенного кода устрой15 ства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены 2 -1 элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы первых разрядов всех блоков вьщеления максимального кода объединены с пер20 вым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы v-х разрядов всех блоков выделения максимального кода, 1т где v = 2, 3, ..., 2 -1, соединены с первым входом v-го и вторым входоМ (v-1)-ro элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход {2 -1)-ro элемента ИСКГПОЧАЮЩЕЕ ИЛИ соединен с входом логического нуля устройства, выход к-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с к-м входом шифратора.

2. Устройство по и. 1, о т л и ч аю щ е е с я тем, что блок выделения максимального кода содержит 2 -1 элементов ИЛИ, причем к-й вход 1-й группы блока выделения максимального кода соединен с 1-м входом к-го элемента

ИЛИ, выход которого является 1-м выходом блока.