Запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано при построении систем хранения информации. Цель изобретенияупрощение устройства. Устройство содержит регистр 1 адреса слова, ре; х Сги гистр 2 адреса начального слова, сумматор 3, блок 4 памяти, блок 5 сдвига , регистр 6 строки и шифратор 7. Запоминающее устройство предназначено для хранения и выборки последовательности (строки) битов, начинающейся в произвольном разряде машинного слова. В зависимости от того, в каком из блоков памяти начинается строка, устройство обеспечивает требуемую адресацию начального и концевого фрагментов строки, а блок 5 выполняет соответствующие сдвиги считанных фрагментов и формирование выходного кода, заносимого в регистр 6. 2 3. п. ф-лы, 2 нл, (Л со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„SU».134164 (A@4 G 06 F 1100

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1184009 (21) 4004217/24-24 (22) 02.01.86 (46) 30.09.87. Бюл. и 36 (72) А.А.Блудов и П.М.Прохоров (53) 681.327(088.8) (56) Авторское свидетельство СССР

Ф 1184009, кл. G. 06 F 11/00, 1983. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано при построении систем хранения информации. Цель изобретенияупрощение устройства. Устройство содержит регистр 1 адреса слова, регистр 2 адреса начального слова, сумматор 3, блок 4 памяти, блок 5 сдвига, регистр 6 строки и шифратор 7.

Запоминающее устройство предназначено для хранения и выборки последовательности (строки) битов, начинающейся в произвольном разряде машинного слова. В зависимости от того, в каком из блоков памяти начинается строка, устройство обеспечивает требуемую адресацию начального и концевого фрагментов строки, а блок 5 выполняет соответствующие сдвиги считанных фрагментов и формирование выходного кода, заносимого в регистр 6.

2 з.п. ф-лы, 2 ил.

1341641

Изобретение относится к вычислительной технике, может быть использовано при построении систем хранения информации и является,усовершенствованием известного запоминающего устройства по авт. св. Р 1184009.

Цель изобретения — упрощение устройства.

На фиг. 1 изображена структурная схема запоминающего устройства, на фиг. 2 — размещение и-разрядной строки битов в блоках памяти.

Запоминающее устройство (фиг. 1). содержит регистр 1 адреса слова, регистр 2 адреса начального бита, сумматор 3, блоки 4 памяти, блок 5 сдвига, регистр 6 сдвига, шифратор 7, блок 8 коммутации адреса, адресные входы первой 9 и второй 10 групп, информационные выходы 11. Шифратор 7 содержит элемент НЕ 12 и формирова— тель 13 импульсов. Блок 8 содержит группу мультиплексоров 14. Блоки 4 памяти содержат первый 15 и второй

16 блоки памяти.

Блок 5 сдвига содержит первую 17 и вторую 18 группы демультиплексоров, первую 19 и вторую 20 группы элементов ИЛИ, регистр 21 сдвига влево и .регистр 22 сдвига вправо.

На фиг. 2 показаны возможные общие варианты размещения и-разрядного слова (строки битов) в двух блоках . памяти (— слово начинается в первом блоке 15, а заканчивается во втором блоке 16, в этом случае физические адреса фрагментов слон в блоках памяти одинаковы; b — слово начинается во втором, а заканчивается в 10 первом блоке памяти, при этом физический адрес концевого фрагмента слова на единицу больше адреса его начального фрагмента).

В регистре 1 адреса слова содержится адрес слова внутри блока памяти, в котором начинается строка. Старший разряд регистра 2 адреса начального бита содержит номер ("О" или "1") блока памяти, в котором начало стро- 5р ки, остальные разряды этого регистра указывают на номер начального бита.

Устройство работает следующим образом.

С регистра 1 адреса слова код адреса поступает одновременно на сумматор 3 и блок 8 коммутации адреса.

Сумматор 3 добавляет к коду i адреса слова единицу в младшем разряде, получая тем самым на выходе адрес i+1.

С выхода регистра 2 адреса начального бита (с его старшего разряда) на вход шифратора 7 поступает одноразрядный код адреса р (номера) блока памяти, хранящего начало строки. На информационные входы блока 8 коммутации адреса поступают адреса: — с выхода регистра 1 адреса слова и

i+1 — с выхода сумматора 3. На управляющие входы блока 8 коммутации адреса поступает код от шифратора 7. Блок 8 коммутации адреса пропускает адреса на первый блок 15 памяти с регистра 1 или сумматора 3 в зависимости от выходного кода шифратора 7.На второй блок 16 памяти всегда пропускается адрес с регистра 1 адреса слова.

Таким образом, в блоке 8 формируются одинаковые адреса для блоков

15 и 16 памяти, если строка начинается в первом блоке (старший разряд регистра адреса начального бита нулевой. т.е. р = О), если строка начинается во втором блоке (старший разряд регистра 2 адреса начального бита единичный, т.е. p = 1). С выходов блоков 15 и 16 памяти слова поступают в блок 5, на информационные входы демультиплексоров 17 и 18 соответственно. На управляющие входы демультиплексоров подается код от шифратора 7. При р =0 (строка начинается в блоке 15) выходное слово блока 15 через демультиплексоры 17 и элементы

ИЛИ 19 поступает на регистр 21, где и сдвигается влево на число разрядов, соответствующее адресу начального бита. Аналогично выходное слово блока 16 через демультиплексоры 18 и элементы ИЛИ 20 поступает на регистр

22. Параметр сдвига поступает на управляющие входы регистров 21 и 22 с выхода регистра 2 адреса начального бита. При р =1 (строка начинается в блоке 16) выходное слово блока 16 через демультиплексоры 18 поступает на элементы ИЛИ 19 и далее на регистр

21. Выходное слово блока 15 памяти через демультиплексоры 17, элементы

ИЛИ 20 поступает на регистр 22.

С выхода блока 5 сдвига последовательность битов поступает на входы регистра 6 строки. На этом работа устройства заканчивается.

1341641

Формула изобретения

1. Запоминающее устройство по авт. св. - 1184009 о т л и ч а ющ е е с я тем, что, с целью упрощения .устройства, в нем выходы шифратора подключены к дополнительным управляющим входам блока сдвига °

2. Устройство по п. 1., о т л и- ч а ю щ е е с я тем, что шифратор содержит элемент НЕ и формирователь импульсов, выходы которых являются выходами шифратора, входы элемента

НЕ и формирователя импульсов объединены и являются входом шифратора.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок сдвига содержит первую и вторую группу демультиплексоров, первую и вторую группы элементов ИЛИ, регистр сдвига влево и регистр сдвига вправо, причем информационные входы демультиплексоров являются информационными 25 входами блока, первый и второй выходы каждого демультиплексора первой группы подключены соответственно к первому входу соответствующего элемента ИЛИ первой группы и первому входу соответствующего элемента ИЛИ второй группы, первый и второй выходы каждого демультиплексора второй группы подключены соответственно к второму входу соответствующего элемента ИЛИ первой группы и второму входу соответствующего элемента ИЛИ второй группы, выходы элементов ИЛИ первои и второй групп соединены с входами регистра сдвига влево и регистра сдвига вправо соответственно, выходы регистра сдвига влево и регистра сдвига вправо являются выхо:дами блока, управляющие входы регистра сдвига влево и регистра сдвига

/ вправо являются основными управляющими входами блока, управляющие входы мультиплексоров являются дополнительными управляющими входами блока.

1341б41 -и 6ЯОк пОкяти

К+1) т- ) 1" у для пОМЯШИ

Х.-й 5лок памяти

o)

m+r) Составитель В. Рудаков, Редактор Я.Дылын Техред М.Дидык Корректор M.Максийишинец

Заказ 4438/53 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 к) к+ ) О l 2 3 Ф f f 7 О 7 Я 8 Ф Х 8 7

01 Я Ю Ф 5 b 1 б

Фиг. 8