Двухтактный однозарядный сумматор комбинационного типа

 

е

Класс 42m, 14

% 138092 сссп

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Подписная группа М 174

Г. Ф. Кучеров

ДВУХТАКТНЫЙ ОДНОРАЗРЯДНЫЙ СУММАТОР

КОМБИНАЦИОННОГО ТИПА

Заявлено 17 августа 1960 r. за № 676707/26 в Комитет по делам изобретений и открытий при Совете Министров СССР

Опубликовано в «Бюллетене изобретений» М 9 за 1961 г

Известны двухтакгные сумматоры комбинационного типа на феррит-транзисторных ячейках с обмотками запрета.

В отличие от известных в предлагаемом сумматоре применены комбинированная логическая схема «ИЛИ вЂ” ЗАПРЕТ», состоящая из, например, триода и четырех сердечников с прямоугольной петлей гистерезиса (ППГ), служащая для образования суммы, и две феррит-транзисторные ячейки, одна из которых предназначена для образования сигнала переноса, а вторая — для его запоминания. Такое выполнение сумматора позволяет уменьшить количество ячеек в нем.

На чертеже изображена схема предлагаемого сумматора.

Сумматор представляет собой комбинацию из трех феррит-транзисторных ячеек ФТ1, ФТ2 и ФТЗ. Ячейка ФТ1, состоящая из одного транзистора и четырех сердечников 1, 2, т, 4 с ППГ, представляет собой комбинированную логическую схему «ИЛИ вЂ” ЗАПРЕТ» и служит для образования суммы. Импульс i,, соответствующий сумме, появляется на выходе ячейки ФТ1 при подаче на вход сумматора одного из трех возможных входных импульсов или одновременно всех трех, из которых два (li и kg) — суммируемые, и один („) — импульс переноса. Транзистор ячейки ФТ1 управляется выходными обмотками четырех сердечников 1, 2, 8, и 4, соединенными согласно и последовательно и подключен ными к базе транзистора.

Ячейка ФТ2, состоящая из одного транзистора и одного сердечника 5, является сложной ячейкой «ЗАПРЕТА» и служит для образования импульса переноса i„, когда на вход сумматора подаются любые два из трех входных импульсов.

Ячейка ФТЗ является простой ячейкой и служит для запоминания импульса переноса i„, который поступает из ячейки ФТ2. Она состоит из транзистора и сердечника б.

¹ 138092

Ввод суммируемых импульсов 4 и sq и импульса переноса i „производится одновременно с первым тактовым импульсом ТИь вывод импульса суммы i, — одновременно с вторым тактовым импульсом ТИ .

Предлагаемый сумматор работает следующим образом.

Пусть, например, на вход сумматора подается импульс 4, который поступает на запись «единицы» в сердечники 1, 4 и 5 и на запись «нуля» в сердечники 2 и 8. При этом «единица» будет записана только в сердечнике 4. Сердечники 1 и 5 благодаря наличию в них запрета, создаваемого тактовым импульсом ТИь будут находиться в нулевом состоянии.

При поступлении второго тактового импульса ТН> на выходе ячейки ФТ1 появляется импульс, соответствующий сумме i..

При подаче на вход сумматора двух любых импульсов, например, i, и «единица» записывается только в сердечнике 5, в котором в этом случае «ЗАПРЕТ» не создается, поскольку число запрещающих ампервитков, создаваемых первым тактовым импульсом ТНь меньше числа запрещаемых ампервитков, создаваемых входными импульсами i> и i .

Сердечники 1, 2, 8 и 4 благодаря наличию в них полного запрета остаются в нулевом состоянии. При этом в сердечниках 2, 8 и 4 в качестве запрещаемого и запрещающего импульсов используются входные импульсы s> и, а в сердечнике 1 в качестве запрещающего импульса используется первый тактовый импульс ТИ„который создает числа ампервитков, запрещающих числа ампервитков, образуемых импульсами г и г .

При появлении второго тактового импульса ТН> на входе ячейки

ФТ2 образуется импульс, соответствующий переносу i „, который запоминается в ячейке ФТЗ.

Если на вход сумматора подаются все три входных импульса, то

«единица» будет записана только в сердечниках 1 и 5, так как в этих сердечниках суммарные записывающие числа ампервитков будут преобладать над запрещающими (считывающими) числами ампервитков, создаваемыми первым тактовым импульсом ТИ,. Остальные сердечники из-за наличия в них полного запрета, создаваемого входными импульсами, остаются в нулевом состоянии.

Предмет изобретения

Двухтактный одноразрядный сумматор комбинационного типа на феррит-транзисторных ячейках с обмотками запрета, отличающийс я тем, что, с целью уменьшения количества ячеек, в нем применены комбинированная логическая схема «ИЛИ вЂ” ЗАПРЕТ», состоящая, например, из триода и четырех сердечников, выходные обмотки которых соединены последовательно и согласно и подключены к базе триода, служащая для образованиия суммы, и две феррит-транзисторные ячейки, одна из которых служит для образования переноса, а вторая — для его запоминания. № 138092

Редактор Н. С. Кутафина Техред А. М Токер Корректор С. Ю. Цверина

Подп. к печ. 12Х1-61 г

Зак 5051I

2/6

Типография ЦБТИ Комитета по делам изобретений и открытий при Совете Министров СССР, Москва, Петровка, 14.

Формат бум. 70Х108 /i

Тираж 700

ЦБТИ при Комитете по делам изобретений и при Совете Министров СССР

Москва, Центр, М. Черкасский пер. д.

Объем 0,26 изд. л.

Цена 5 коп. открытий

Двухтактный однозарядный сумматор комбинационного типа Двухтактный однозарядный сумматор комбинационного типа Двухтактный однозарядный сумматор комбинационного типа 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх