Нелинейное корректирующее устройство

 

Изобретение относится к техническим средствам коррекции систем автоматического регулирования и может найти применение при коррекции астатических систем автоматического регулирования, например систем штурвального управления летательными аппаратами . Б устройстве решается задача компенсации влияния скачкообразного изменения входного сигнала на выходной сигнал. Входной сигнал поступает на входы первого и второго однотактных детекторов. При положительном входном сигнале выходной сигнал второго детектора равен нулю, а первого - входному сигналу. Выходной сигнал первого умножителя, равный произведению выходного сигнала второго детектора и выходного сигнала первого усилителя, который, в свою очередь, равен выходному сигналу первого интегратора, умноженному на коэффициент усиления первого усилителя , равен нулю. Первый интегратор работает в режиме накопления. Выходной сигнал второго умножителя, равный произведению выходного сигнала первого детектора и выходного сигнала второго усилителя, который, в свою очередь, равен выходному сигналу второго интегратора, умноженному на коэффициент усиления второго усилителя, поступает с обратным знаком на второй вход второго сумматора, на первый вход которого поступает сигнал с выхода второго детектора, равный нулю при положительном входном сигнале. Второй интегратор работает в режиме списывания как апериодическое звено с постоянной времени, равной произведению входного сигнала и коэффициента усиления второго усилителя . Опорный сигнал сравнивается с выходным сигналом второго детектора в третьем сумматоре и суммируется с выходным сигналом первого детектора в четвертом сумматоре. Выходной сигнал первого интегратора делится на выходной сигнал третьего сумматора. Выходной сигнал второго интегратора делится на выходной сигнал четвертого сумматора. Выходные сигналы делителей суммируются. Суммарный сигнал является выходным сигналом устройства . 1 ил. (Л с 00 00 О со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (59 4 G .05 В 5/01

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н А BTOPCH0IVIV СВИДЕТЕЛЬСТВУ (21) 3891152/24-24 (22) 01.04.85 (46) 23.12.86. Бюл. Ф 47 (72} А.Н.Дасов, С.А.Ельчин и Г.A.Ìóðàâëåâà (53) 62-50(088.8) (56) Авторское свидетельство СССР

1(» 636587, кл. G 05 В 23/02, 1976.

Авторское свидетельство СССР

1(- 813354» кл. С 05 В .13/02, 1976.

Нелинейные корректирующие устройства в системах автоматического управления./Под ред. Ю.И.Топчеева.

М.: Машиностроение, 1971, с. 230-265. (54) НЕЛИНЕЙНОЕ КОРРЕКТИРУЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к техническим средствам коррекции систем автоматического регулирования и может найти применение при коррекции астатических систем автоматического регулирования, например систем штурвального управления летательными аппаратами. В устройстве решается задача компенсации влияния скачкообразного изменения входного сигнала на выходной сигнал. Входной сигнал поступает на входы первого и второго однотактных детекторов. При положительном входном сигнале выходной сигнал второго детектора равен нулю, а первого — входному сигналу. Выходной сигнал первого умножителя, равный произведению выходного сигнала второго детектора и выходного сигнала первого усилителя, который, в свою очередь, равен выходному сигналу первого интегратора, умноженному на коэффициент усиления первого усилителя, равен нулю. Первый интегратор работает в режиме накопления. Выходной сигнал второго умножителя, равный произведению выходного сигнала первого детектора и выходного сигнала второго усилителя, который, в свою очередь, равен выходному сиг- налу второго интегратора, умноженному на коэффициент усиления второго усилителя, поступает с обратным знаком на второй вход второго сумматора, на первый вход которого поступает

МФ сигнал с выхода второго детектора, равный нулю при положительном входном сигнале. Второй интегратор работает С в режиме списывания как апериодическое звено с постоянной времени, рав- Я ной произведению входного сигнала и коэффициента усиления второго усилителя. Опорный сигнал сравнивается с кД выходным сигналом второго детектора в третьем сумматоре и суммируется с Q) выходным сигналом первого детектора (»ф в четвертом сумматоре. Выходной сигнал первого интегратора делится на выходной сигнал третьего сумматора.

Выходной сигнал второго интегратора делится на выходной сигнал четверто- го сумматора. Выходные сигналы делителей суммируются. Суммарный сигнал,) является выходным сигналом устрой- Ъ» ства. 1 ил.

1 12

Изобретение относится к области технических средств коррекции систем автоматического регулирования и может найти применение при коррекции астатических систем автоматического регу.— лирования.

Целью изобретения является уменьшение фазового запаздывания устройства.

На чертеже приведена блок-схема устройства.

Устройство содержит первый однотактный детектор 1, второй сумматор

2, первый интегратор 3, первый усилитель 4, второй однотактный детектор

5, третий сумматор 6, второй интегратор 7„ второй усилитель 8, первый сумматор 9, первый умножитель 10 первый и второй делители 11 и 12, четвертый и пятый сумматоры 13 и 14, второй умножитель 15 и источник 16 опорного сигнала.

Устройство работает следующим образом.

Входной сигнал Х „ поступает на входы первого и второго однотактных детекторов 1 и 5. При положительном входном сигнале Х > 0 выходной сигех нал второго однотактного детектора

5 равен нулю, а выходной сигнал первого однотактного детектора 1 равен входному сигналу. Тогда выходной сигнал первого умножителя 10, равный произведению выходного сигнала второго однотактного детектора 5 и выходного сигнала первого усилителя 4, который, в свою очередь, равен выходному сигналу первого интегратора 3, умноженному на коэффициент усиления первого усилителя 4, равен нулю.

Второй сумматор 2, первый интегратор

3, первый усилитель 4 и первый умножитель 10 работают в режиме накопления как обычный интегратор с входным сигналом, равным Х и коэффициентом ех усиления равным единице. Выходной сигнал второго умножителя 15, равный произведению выходного сигнала нервов

ro однотактного детектора и выходного сигнала второго усилителя 8, котОрый в свою очередь, равен выходному сигналу второго интегратора 7, умноженному на коэффициент усиления второго усилителя 8, поступает с обратным знаком на второй вход тре— тьего сумматора 6, на первый вход которого поступает сигнал е выхода второго однотактного детектора 5, 78803

30 равный нулю при положительном Хек .

Третий сумматор 6, второй интегратор

7, второй усилитель 8 и второй умножитель 15 работают в режиме списывания как апериодическое звено с постоянной времени, равной произведению сигнала Х и коэффициента усиления ех второго усилителя 8. Сигнал с выхода источника 16 опорного сигнала поступает на второй вход первого сумматора 9, где суммируется с выходным сигналом второго однотактного детектора 5 с обратным знаком, и на второй вход четвертого сумматора 13, где суммируется с выходным сигналом первого однотактного детектора 1; На первый вход пятого сумматора 14 поступает сигнал с выхода первого делителя 11, который равен выходному сиг" налу первого интегратора 3, деленному на выходной сигнал первого сумматора 9, а на второй вход — сигнал с выхода второго делителя 12, который равен выходному сигналу второго интегратора 7, деленному на выходной сигнал четвертого сумматора 13. Вы- . ходной сигнал пятого сумматора 14 является выходным сигналом предлагае мого устройства

Положительный эффект от использования изобретения заключается в том, что система, вкоторой и=пользуется данное устройство, становится более устойчивой. Это достигается за счет исключения скачкообразного изменения выходного сигнала при скачкообразном изменении сигнала на его входе и за счет уменьшения фазового запаздывания устройства.

Формула изобретения

Нелинейное корректирующее устройство, содержащее первый умножитель, первый сумматор, последовательно соединенные первый однотактный детектор, второй сумматор, первый интегратор и первый усилитель и последовательно соединенные второй однотактный детектор, третий сумматор, второй интегратор и второй усилитель, входы первого и второго однотактных детекторов соединены между собой и являюТся входом устройства, о т л и ч а ю щ е е с я тем, что, с целью уменьшения фазового запаздывания, в нем дополнительно установлены первый и з 1278803 4 второй делители, второй умножитель, входом первого сумматора, вторые вхочетвертый и пятый сумматоры и источ- ды третьего и четвертого сумматоров ник опорного сигнала, причем выход подключены к выходу источника опорнопервого однотактного детектора под- . го сигнала, первый и второй входы ключен к первым входам четвертого 5 первого делителя соединены с выхОдасумматора и второго умножителя, сое- ми соответственно первого интегратодиненного вторым входом с выходом ра и третьего сумматора, а выход— второго усилителя, а выходом — с вто- с первым входом пятого сумматора, рым входом второго сумматора, выход первый и второй входы второго деливторого однотактного детектора под- 1ц . теля соединены выходами соответственключен к первым входам третьего сум- но второго интегратора и четвертого матора и первого умножителя, соеди- сумматора, а выход — с вторым входом ненного вторым входом с выходом пер- пятого сумматора, выход которого яв,вого усилителя, а выходом — с вторым ляется выходом устройства, Составитель Ю.Гладков

Редактор О.Юрковецкая Техред M.Õîäaíè÷ корректор А.Тяско

Заказ 6835/45 Тираж 836 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 .