Двоично-десятичный сумматор

 

Изобретение относится к области вычислительной техники. Его целью - является повышение быстродействия. Предлагаемый двоично-десятичный сумматор отличается от прототипа наличием двух коммутаторов-. Изобретение может быть использовано в процессоре ЭВМ. 1 ил. tc i ьо со со

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК gg 4 С 06 F 7/50 всговзкю и

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

13 13. NMNITQQ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTKPblTPM (21) 3728293/24-24 (22) 16.04.84 (46) 30.06.86,Бюл. и 24 (72) А.П.Запольский, А.И .Подгорнов, P.Ñ.Ìoéñà и И.И.Каленчиц (53) 681 . 325.5 (088. 8) (56) Электронная вычислительная машина ЕС-1033/Под ред. В.А.Комарницкого, Г.П.Сорокина. М.:Машиностроение, 1982, с.69, рис. 36.

Патент Великобритании Hp 1484149, кл. G 06 F 7/50, опублик.1977.

„„SU„„1241233 А 1 (54) ДВОИЧНО-ДЕСЯТИЧНЫЙ СУММАТОР (57) Изобретение относится к области вычислительной техники. его цельюявляется повышение быстродействия.

Предлагаемый двоично-десятичный су матор отличается от прототипа наличием двух коммутаторов. Изобретение может быть использовано s процессоре

ЭВМ. 1 ил.

1 1

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ.

1\ель изобретения — повышение быст— родействия двоично — десятичного сумматора.

На чертеже приведена функциональная схема одного разряда двоично-десятичного сумматора.

Двоично-десятичный сумматор содержит в каждом разряде входной коррек— тирующий сумматор 1, основной сумматор 2, выходной корректирующий сумматор 3, узел 4 управляющий инверсии, коммутаторы 5 и 6, вход 7 переноса, выход 8 переноса, вход 9 первого операнда данного разряда, вход 10 второго операнда данного разряда и выход ll результата данного разряда.

Двоично-десятичный сумматор содержит также шину 12 "Константа 0110", ши— ну )3 "Константа 1010", вход 14 управления видом операции, вход 15 управления видом кода и вход 16 управ— ления десятичным сложением. Результаты двоично-десятичного сумматора могут быть. выведены на регистр 17.

Сумматор 2 и узел 4 могут быть выполнены в виде единого арифметико— логического блока 18.

Для операции сложения десятичных данных, представленных в коде 8421, необходимы две коррекции. Для этого в каждой тетраде второго операнда, поступающей по входу 10, на сумматоре 1 добавляется "б" (0110). Полученный на сумматоре 1 результат по сигналу с шины 16 поступает на вход сумматора 2, где складывается с пер— вым операндом с учетом входного переноса. На выход 11 результат будет передан в зависимости от выходного переноса сумматора 2. Если перенос отсутствует, то через коммутатор 6 на выход 11 передается информация с выхода сумматора 3, где к полученной сумме .сумматора 2 добавляется "10" (вычитается "6"). .При наличии переноса из сумматора 2 на выход 11 передается информация с выхода сумматора 2.

При операции десятичного вычита— ния второй операнд участвует в обработке на сумматоре 2 как дополнение, которое получается уже с избытком

"6". Поэтому добавления "6" к вто— рому операнду не производится, т,е. через коммутатор 5 передается второй

241233 2

20

55 операнд с входа )0 по отсутствии управляющего сигнала на входе 16, После двоичной операции вычитания, как и при десятичном сложении, если не возник перенбс из данной тетрады, от результата вычитается "6" (добавляется 10") с разрывом переносов между тетрадами (за результат принимается значение на выходе сумматоре 3). В противном случае за результат принимается значение на выходе сумматора 2.

При выполнении операции двоичного суммирования на входе 15 отсутствует управляющий сигнал, поэтому при получении результатов этой операции минуют ся сумматоры l и 3 .. формула изобретения

Двоична-десятичный сумматор, содержащий в каждом разряде входной корректирующий сумматор, основной сумматор, выходной корректирующий сумматор, узел управляемой инверсии, причем первый вход входного корректирующего сумматора соединен с шиной "Константа 0110" двоично-десятичного сумматора, выход узла управ— ляемой инверсии соединен с первым информационным входом основного сумматора, вход переноса основного сумматора соединен с входом переноса в данный разряд двоично-десятичного сумматора, выход переноса основного сумматора соединен с выходом переноса из данного разряда двоично-десятичного сумматора, управляющий вход узла управляемой, инверсии соединен с входом управления видом операции двоично-десятичного сумматора, о тл и ч а ю шийся тем, что, с целью повышения быстродействия, в каждый разряд двоично-десятичного сумматора введены два коммутатора, причем второй информационный вход основного сумматора соединен с входом первого операнда данного разряда двоично †десятично сумматора, вход второго операнда данного разряда ко— торого соединен с вторым входом входного корректирующего сумматора и пер— вым информационным входом первого коммутатора, второй информационный вход которого соединен с выходом входного корректирующего сумматора,. а выход подключен к информационному входу узла управляемой инверсии, выход основного сумматора соединен с

I 1

Составитель В . Березкин

Техред Р. Гортнай Корректор Г. Решетник

Редактор А.Огар

Заказ 3490/44 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 первым входом выходного корректирун1— щего сумматора, второй вход которого соединен с шиной "Константа 1010" двоично-десятичного сумматора, первый и второй информационные входы второго коммутатора соединены с пер— вым входом и выходом выходного корректирующего сумматора соответственно, управляющий вход первого ком— мутатора соединен с входом управле24!233 4

Hitÿ десятичным сложением двоичHo äåсятичного сумматора, первый управляющий вход второго коммутатора соединен с входом управления видом кода двоично-десятичного сумматора, выход переноса основного сумматора соединен с вторым управляющим входом второго коммутатора, выход которого является выходом данного разряда двоич1О но †десятично сумматора.