Последовательный двоичный вычитатель

 

ЦОСЛЕДОВАТЕЛЬНЬЙ ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ, содержащий четыре троичных логических элемента, причем первые входы первых групп первого и второго троичных логических элементов соединены между собой, первые входы вторых групп первого и второго троичных логических элементов соединены между собой, выход первого троичного логического элемента соединен с первым и вторым входами первой группы третьего и первым входом первой группы четвертого троичных логических элементов, выход четвертого троичного логического элемента соединен с вторыми входами первых групп первого и второго троичных логических элементов и шиной заема вычитателя, выход второго троичного логического элемента соединен с первым входом второй группы третьего троичного логического элемента выход третьего троичного логического элемента соединен с шиной результата вычитателя , тактовая шина и шина обнуления вычитателя соединены с вторым i входом второй группы второго и первым входом второй группы четвертого троич (Л ных логических элементов соответственно ,о тли чающийся тем,что, с целью сокращения количества оборудования , шины уменьшаемого и вычитаемого вычитателя соединены с первым входом второй группы и первым входом первой группы первого троичного логического элемента соответственно. .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (l9) (I!) (5!)4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOIVlY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3705066/24-24 (22) 20.02.84 (46) 07.08.85. Вюл. У 29 (72) С.И. Шароватов (53) 681.325.(088.8) (56) Авторское свидетельство СССР

9 824205, кл. G 06 Р 7/50, 1979.

Авторское свидетельство СССР

Ф 811249 кл. G 06 F 7/50, 1978.

Авторское свидетельство СССР

Н 1124289, кл. G 06 F 7/50, 19СЗ. (54) (57) ПОСЛЕДОВАТЕЛЬНЫЙ ДВОИЧНЫЙ

ВЫЧИТАТЕЛЬ, содержащий четыре троичных логических элемента, причем первые входы первых групп первого и второго троичных логических элементов соединены между собой, первые входы вторых групп первого и второго троичных логических элементов соединены между собой, выход первого троичного логического элемента соединен с первым и вторым входами первой группы третьего и первым входом первой группы четвертого трончных логических элементов, выход четвертого троичного логического элемента соединен с вторыми входами первых групп первого и второго троичных логических элементов и шиной .заема вычитателя, выход второго троичного логического элемен1а соединен с первым входом второй группы третьего троичного логического элемента выход

У третьего троичного логического элемента соединен с шиной результата вычитателя, тактовая шина и шина обнуления вычитателя соединены с вторым входом второй группы второго и первым входом второй группы четвертого троичных логических элементов соответственно,отличающийся тем,что, с целью сокращения количества оборудования, шины уменьшаемого и вычитаемого вычиTателя соединены с первым входом второй группы и первым входом первой группы первого троичного логического элемента соответственно.

1171781

Изобретение относится к области . вычислительной техники и может быть использовано при проектировании сумма- . торов и вычитателей цифровых вычислительных устройств.

Целью изобретения является сокращение количества оборудования.

На фиг. 1 представлена функциональная схема последовательного двоичного вычитателя; на фиг. 2 — временная диаграмма его работы при вычитании пятиразрядного. двоичного числа 101100 (+ 22, Д из пятирйзрядного двоичного числа 01011 (+11 1о ) и условные обозначения. 15

Последовательный двоичный вычитатель содержит троичныЕ логические элементы 1-4, шины 5-10 уменьшаемого, вычитаемого, тактовая, обнуления, результата и заема соответственно. 20

Шина 5 соединена спервыми входами вторых групп элементов 1 и 2. Шина 6 соединена с первыми входами первых групп элементов 1 и 2. Шины

7 и 8 соединены с вторым входом вто- 25 рой группы элемента 2 и первым входом второй группы элемента 4 соответственно. Выход элемента 1 соединен с первым и вторым входами первой группы элемента 3 и первым вхо- gp дом первой группы элемента 4. Выходы элементов 2 и 3 соединены с первым входом второй группы элемента 3 и шиной 9 соответственно. Выход элемента 4 соединен с вторыми входами первых групп элементов t и 2 и шиной 10.

Система тактового питания двоич,ного вычитателя трехфазная, при этом 40 каждый следующий разряд на шину уменьшаемого или шину вычитаемого поступает через три фазы (один такт).

На фиг. 2 обозначены диаграммы

11-13, соответственно импульсов 45 первой, второй и третьей фаз тактового питания двоичного вычитателя, диаграммы 14-16 соответственно сигналов на шинах 5,6 и 8, диаграммы 17-20 соответственно сигналов на выходах 50 элементов 1-4.

На шины 5-8 поступают сигналы во время тактового импульса первой . фазы.На шины 5,6,9 и 10 поступают младшими разрядами вперед соответ- 55 ственно разряды уменьшаемого, вычитаемого, результата и заема в двоичном коде, причем "1" представляется

Вход

Выход

Вторая группа

Первая группа

О О

0 0

0 0

+1 0

0 +1

О 0

0 О

О О

«+1 О

+1 0

«+1 О

0 +1

+1 +1

О О

0 «+1

О +1

0 +1

+1 0

О +1

О +1

0 О

+1 +1 сигналом положительной полярности, а О" — отсутствием сигнала.

На шину 7 поступают сигналы положительной полярности с тактовой частотой и при отсутствии информации на первом и втором входах первой группы и на первом входе второй группы элемента 2 он является генератором сигналов отрицательной полярности. На шину 8 поступает сигнал положительной полярности (сигнал обнуления) во время поступления старших разрядов уменьшаемого и вычитаемого. Тактовыми импульсами второй и третьей фаз считывается информация с элементов 1 и 2, 3 и 4 соответственно.

Двоичный вычитатель выполнен на четырех троичных логических элементах, каждый из которых выполняет троичные операции (таблица), которые образуют полную систему логических функций. Первый и второй входы группы элемента логически эквивалентны между собой.

3 1171781

Продолжение таблицы т

Вход

Выход

Вторая группа

Первая группа г 2 1

О +1 +1

О +1

+1 +1

Рассмотрим работу одноразрядного двоичного вычитателя на примере вычитания положительного числа 22io из положительного числа 11ю, представ- 20 ленных в виде двоичных пятиразрядных чисел. Уменьшаемое число 11,о представляется сигналами положительной полярности в первом, втором и четвертом разрядах и отсутствием сигналов в 25 третьем и пятом разрядах. Вычитаемое число 22 представляется сигналами положительной полярности во втором, третьем и пятом разрядах и отсутствием сигналов в первом и четвертом З0 разрядах.

Во время тактового импульса первой фазы первого такта положительный сигнал (первый разряд уменьшаемо- го)через шину 5 подается на первые

35 входы вторых групп элементов 1 и 2, а положительный сигнал через шину 7 подается на второй вход второй группы элемента 2. Импульсом второй фазы с элемента 1 считывается отрицательный сигнал, который передается на второй вход первой группы элемента 3. Импульсом третьей фазы с элемента 3 считывается положительный сигнал, который передается на шину 9, образуя первый разряд результата вычитания.

Во время тактового импульса первой фазы второго такта положительный сигнал (второй разряд умень шаемого ) через шину 5 подается на первые входы вторых групп элементов 1 и 2, положительный сигнал (второй разряд вычитаемого) через шину 6 подается на первые входы первых групп элементов 1 и 2, а положиФ ельный сигнал через шину 7 подается на второй вход второй группы элемента 2.

Во время тактового импульса первой фазы третьего такта положительный сигнал (третий разряд вычитаемого) через шину 6 подается на первые входы первых групп элементов

1 и 2, а положительньгй сигнал через нп ну 7 подается на второй вход второй группы элемента 2.Импульсом второй фазы с элемента 1 считывается положительный сигнал, который перЕдается на первые входы первых групп элементов 3 и 4. Импульсом третьей фазы с элемента 3 считывается положительный сигнал, который передается на шину 9, образуя третий разряд результата вычитания, а с элемента 4 считывается положительный сигнал, который передается на шину i0 и вторые входы первых групп элементов

1 и 2.

Во время тактового импульса первой фазы четвертого такта положительный сигнал (четвертый разряд уменьшаемого) через шину 5 подается на первые входы вторых групп элементов 1 и 2, а положительный сигнал через шину 7 подается на второй вход второй группы элемента 2.

Во время тактового импульса первой фазы пятого такта положительный сигнал (пятый разряд вычитаемого) через шину 6 подается на первые входы первых групп элементов

1 и 2, положительные сигналы через шины 7 и 8 подаются на второй вход второй группы элемента 2 и первый вход второй группы элемента 4. Импульсом второй фазы с элемента 1 считывается положительный сигнал, который передается на первые входы первых групп элементов 3 и 4. Импульсом третьей фазы с элемента 3 считывается положительный сигнал, который передается на шину 9, о6разуя пятый разряд результата вычитания.

Таким образом, на шину результата. поступает отрицательное число — 11, (О у представленное положительными сигналами в первом, третьем и пятом разрядах и.отсутствием сигналов во втором и четвертом разрядах., 1171781

g рвлульси трекфазного источнина питания

°,7апись„+ f" — Запись „- /"

Считыбание„О ,ф СчитыбаниЕ „+1

1у Считыбание„-/"

Составитель В.Березкин

Редактор Л.Гратилло Техред О.Вашишина Корректор Г.Решетник

Заказ 4863/40 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4