Вычислительный модуль

Полезная модель относится к области обработки данных для специальных применений и может быть использована для создания высокопроизводительных модулей в качестве автономного вычислительного ядра разнообразных систем сбора и обработки аудио и видео информации.

Требуемый технический результат, заключающийся в расширении функциональных возможностей, достигается в устройстве, содержащем блок памяти программ, буферный регистр, микропроцессор, блок памяти данных, блок приема и обработки дифференциальных пар высокочастотных сигналов, таймер реального времени, датчик температуры, преобразователь потока цифровых данных в видеосигналы, преобразователь видеосигналов в поток цифровых данных, формирователь аналогового стереофонического звукового сигнала, первый и второй последовательные USB-интерфейсы, вторичный источник питания, интерфейс для подключения жестких дисков, последовательный Ethernet-интерфейс, последовательный интерфейс и двухканальный последовательный интерфейс.1 н.п.ф., 1 ил.

Полезная модель относится к области обработки данных для специальных применений и может быть использована для создания высокопроизводительных модулей, применяемых в качестве автономного вычислительного ядра разнообразных систем сбора и обработки аудио и видео информации.

Известно устройство, содержащее блоки элементов И, (n+1)-входовые сумматоры, логический блок, состоящий из r цепей из последовательно включенных частотно-модулированного генератора запуска, высокочастотного автогенератора со схемой самогашения и приемно-излучающей системы высокочастотного автогенератора [RU 2348976, G06N 7/02, G06G 7/12, С2, 20.08.2008].

Недостатком системы является относительно узкие функциональные возможности.

Наиболее близкой к предложенной является устройство, содержащее M*N однотипных модулей, объединенных в матричную структуру, где N - число модулей в строке матричной структуры сети, М - число строк, при этом, каждый модуль микроконтроллерной сети включает блок памяти программ, регистр адреса, регистр команд, мультиплексор логических условий, коммутатор адреса, блок синхронизации, элементы ИЛИ, регистр вектора соответствия, буферный регистр, дешифраторы номера вершины синхронизации, блок элементов ИЛИ, одновибраторы, элемент задержки, группу блоков модулей управления синхронизацией, мультиплексор каналов синхронизации, регистр конфигурации, мультиплексоры, дешифратор каналов синхронизации, генератор сигналов управления синхронизацией, две группы элементов И [RU 2336556, C1, G06F 9/28, G06F 15/173, 20.10.2008].

Недостатком наиболее близкого технического решения является относительно узкие функциональные. возможности, поскольку оно ограничивается, в частности, выполнением только арифметических операций.

Требуемый технический результат заключается в расширении функциональных возможностей.

Требуемый технический результат достигается тем, что, в устройство, содержащее блок памяти программ и буферный регистр, введены микропроцессор, блок памяти данных, вход-выход которого соединен с первым входом-выходом микропроцессора, первый выход которого соединен с входом блока памяти программ и с входом буферного регистра, первый выход которого соединен с входом блока памяти программ, блок приема и обработки дифференциальных пар высокочастотных сигналов, вход которого соединен со вторым выходом буферного регистра, первый вход-выход соединен со вторым входом-выходом микропроцессора и с входом-выходом блока памяти программ, а второй вход-выход - соединен с третьим входом-выходом микропроцессора, таймер реального времени, датчик температуры, преобразователь потока цифровых данных в видеосигналы и преобразователь видеосигналов в поток цифровых данных, входы-выходы которых соединены с четвертым входом-выходом микропроцессора, формирователь аналогового стереофонического звукового сигнала, первый вход-выход которого соединен с четвертым входом выходом микропроцессора, а второй вход-выход с - соединен с пятым входом-выходом микропроцессора, первый и второй последовательные USB-интерфейсы, входы-выходы которых соединены, соответственно, с шестым и седьмым входами-выходами микропроцессора, вторичный источник питания, группа выходов которого соединена с группой входов питания микропроцессора, интерфейс для подключения жестких дисков, вход-выход которого соединен с восьмым входом-выходом микропроцессора, последовательный Ethernet-интерфейс, вход-выход которого соединен с девятым входом-выходом микропроцессора, последовательный интерфейс, вход-выход которого соединен с десятым входом-выходом микропроцессора и двухканальный последовательный интерфейс, вход-выход которого соединен с одиннадцатым входом-выходом микропроцессора, при этом, второй выход микропроцессора соединен с входом преобразователя потока цифровых данных в видеосигналы, а выход преобразователя видеосигналов соединен с входом микропроцессора.

На чертеже представлена функциональная схема вычислительного модуля.

Вычислительный модуль содержит блок 1 памяти программ и буферный регистр 2, а также микропроцессор 3 и блок 4 памяти данных, вход-выход которого соединен с первым входом-выходом микропроцессора 3, первый выход которого соединен с входом блока 1 памяти программ и с входом буферного регистра 2, первый выход которого соединен с входом блока 1 памяти программ.

Вычислительный модуль содержит также блок 5 приема и обработки дифференциальных пар высокочастотных сигналов, вход которого соединен со вторым выходом буферного регистра 2, первый вход-выход - соединен со вторым входом-выходом микропроцессора 3 и с входом-выходом блока памяти 1 программ, а второй вход-выход - соединен с третьим входом-выходом микропроцессора 3.

Кроме того, вычислительный модуль содержит таймер 6 реального времени, датчик 7 температуры, преобразователь 8 потока цифровых данных в видеосигналы и преобразователь 9 видеосигналов в поток цифровых данных, входы-выходы которых соединены с четвертым входом-выходом микропроцессора 3.

Помимо указанного выше вычислительный модуль содержит формирователь 10 аналогового стереофонического звукового сигнала, первый вход-выход которого соединен с четвертым входом-выходом микропроцессора 3, а второй вход-выход - соединен с пятым входом-выходом микропроцессора 3, первый 11 и второй 12 последовательные USB-интерфейсы, входы-выходы которых соединены, соответственно, с шестым и седьмым входами-выходами микропроцессора 3, и вторичный источник 13 питания, группа выходов которого соединена с группой входов питания микропроцессора 3, причем, предусмотрено, что отдельные выходы группы выходов вторичного источника 13 питания предназначены для питания микросхем, которые могут быть установлены на плате вычислительного модуля.

Дополнительно к отмеченному вычислительный модуль содержит интерфейс 14 для подключения жестких дисков, вход-выход которого соединен с восьмым входом-выходом микропроцессора 3, последовательный Ethernet-интерфейс 15, вход-выход которого соединен с девятым входом-выходом микропроцессора 3, последовательный интерфейс 16, вход-выход которого соединен с десятым входом-выходом микропроцессора 3, и двухканальный последовательный интерфейс 17, вход-выход которого соединен с одиннадцатым входом-выходом микропроцессора 3.

В вычислительном модуле второй выход микропроцессора 3 соединен с входом преобразователя 8 потока цифровых данных в видеосигналы, а выход преобразователя 9 видеосигналов в поток цифровых данных соединен с входом микропроцессора 3.

Поскольку система содержит элементы, охарактеризованные на функциональном уровне, и описываемая форма их реализации предполагает, как правило, использование программируемого (настраиваемого) многофункционального средства, то ниже представляются сведения, подтверждающие возможность выполнения таким средством конкретной предписываемой ему в составе данного устройства функции, а также примеры их выполнения на существующей элементной базе.

Работает вычислительный модуль следующим образом.

Вычислительный модуль представляет собой многофункциональный высокопроизводительный модуль, который может быть использован, например, в качестве автономного вычислительного ядра разнообразных сетевых систем сбора и обработки аудио/видео информации, работающих в температурном диапазоне от -40°С до +85°С.

Основой вычислительного модуля является микропроцессор 3, который может быть изготовлен в виде микропроцессора типа Freescale iMX.355 с ядром ARM1136JF-S, работающий на тактовой частоте до 532 МГц. Блок 3 памяти программ для него может быть выполнен на NOR Flash объемом 32МБайт, а блок 4 памяти данных - на mDDR SDRAM объемом 64 МБайт.

В вычислительном модуле реализовано достаточно большое количество периферийных устройств и интерфейсов, перечень которых определяется наличием соответствующих блоков (контроллеров) в составе микропроцессора 3.

В частности, преобразователь 8 потока цифровых данных в видеосигналы являющийся видеоэнкодером (video encoder), подключаемым к порту "encoder data bus" микропроцессора 3 - это аналого-цифровая микросхема, позволяющая выполнять, например, преобразование потока цифровых данных в три аналоговых композитных видеосигнала типа CVBS в стандартах PAL/SECAM/NTSC.

Преобразователь 9 видеосигналов в потоки цифровых данных, являющийся видеодекодер (video decoder), подключается к порту "decoder data bus" микропроцессора 3, - это аналого-цифровая микросхема, позволяющая, например, выполнять преобразование четырех входных аналоговых композитных видеосигналов типа CVBS (PAL/SECAM/NTSC) в соответствующие им цифровые потоки данных в стандарте ITU-R ВТ 656.

Формирователь 10 аналогового стереофонического звукового сигнала являющийся аудиокодеком (audio codec), подключается к микропроцессору 3 по интерфейсу I²S и является аналого-цифровой микросхемой, позволяющей, например, формировать аналоговый стереофонический звуковой выходной сигнал (LineOut) и аналоговый стереофонический сигнал на наушники (Headphones), а также принимать и преобразовывать в цифровой вид аналоговый стереофонический звуковой входной сигнал (LineIn) и аналоговый монофонический сигнал с микрофона (MIC).

Последовательный Ethernet-интерфейс 15 является интерфейсом Ethernet 10/100Base-T, реализованный, например, на встроенном в микропроцессор 3 контроллере и внешней микросхеме физического уровня (Ethernet PHY), подключенной к микропроцессору 3 при помощи интерфейса МП (Media Independent Interface) и поддерживающей режим Auto-MDIX.

Первый последовательный USB-интерфейс 11 является последовательным интерфейсом USB 2.0 Host, реализованным, например, на встроенном в микропроцессор 3 контроллере, содержащем Full Speed PHY.

Второй последовательный USB-интерфейс 12 является последовательным интерфейсом USB 2.0 OTG (On-The-Go), реализованным, например, на встроенном в микропроцессор 3 контроллере, содержащем High Speed PHY.

Интерфейс 14 для подключения жестких дисков может быть выполнен на интерфейсе СЕ-АТА, полностью реализованном на встроенном в микропроцессор 3 контроллере.

Последовательный интерфейс Ethernet 15 может быть реализован на встроенном в микропроцессор 3 контроллере и внешней микросхеме физического уровня (Ethernet PHY), подключенной к микропроцессору при помощи интерфейса МII (Media Independent Interface) и поддерживающей режим Auto-MDIX;

Один канал последовательного интерфейса 16 может быть выполнен на последовательном интерфейсе CAN 2.0B, реализованным, например, в виде встроенного в микропроцессор 3 контроллере и внешней микросхеме приемо-передатчика.

Два канала двухканального последовательного интерфейса 17 могут быть реализованы, например, на полнодуплексном интерфейсе RS-232, в виде встроенного в микропроцессор 3 контроллере UART и внешней микросхеме приемо-передатчика RS-232, позволяющие осуществлять прием/передачу информации на скоростях до 115200 бит/с.

Также, в составе вычислительного модуля есть периферийные устройства, объединенные с микропроцессором 3 по интерфейсу типа I²C, a именно:

- таймер 6, реального времени, реализованный на микросхеме таймера реального времени (Real Time Clock);

- датчик 7 температуры реализован, например, на датчике (t°-sensor) с диапазоном измерений от -55°С до +125°С и с типовой погрешностью измерения ±1°С.

Для наращивания функциональных возможностей вычислительного модуля по высокоскоростной цифровой обработке информации, а также для увеличения количества внешних входных и выходных сигналов, в состав вычислительного модуля могут быть добавлены другие микросхемы.

Для получения набора напряжений питания, требуемых для питания элементов вычислительного модуля, используется источник 13 вторичного питания, формирующий, например, из входного напряжения питания +5В постоянного тока следующие номиналы напряжений: +1.3В (напряжение питания SRAM процессорного элемента), +1.5В (напряжение питания цифрового ядра ПЛИС и PLL процессора), +1.55В (напряжение питания ARM ядра процессора), +1.8В (напряжение питания микросхемы mDDR SDRAM), +2.5В (напряжение питания ПЛИС для формирования LVDS сигналов), +3.3В (напряжение питания для периферийных контроллеров и микросхем ввода-вывода).

Конструктивно, вычислительный модуль может быть выполнен в виде одной многослойной печатной платы с габаритными размерами 140×100 мм и с двухсторонним расположением элементов.

В качестве операционной системы в вычислительном модуле может быть использована операционная система с открытым кодом типа Linux 2.6.24. Схемотехника вычислительного модуля позволяет осуществлять отладку программного обеспечения при помощи стандартных JTAG-отладчиков.

Типовыми применениями вычислительного модуля могут быть:

- всевозможные охранные системы с функциями аудио и видеонаблюдения;

- системы архивирования и передачи аудио и видео информации;

- системы машинного (технического) зрения;

- системы дистанционного мониторинга и управления технологическими процессами;

- системы антитеррористической безопасности;

- навигационные комплексы и, портативное навигационное оборудование;

- устройства графического интерфейса пользователя и др.

Основным отличием вычислительного модуля от прототипа и ближайших функциональных аналогов является большее разнообразие периферийных интерфейсов и большая производительность, а также то, что, вычислительный модуль сохраняет свою работоспособность при температурах окружающей среды от -40°С до +85°С, при обеспечении сравнительно меньшего энергопотребления.

Вычислительный модуль предложенной конструкции позволяет расширить функциональные возможности устройства относительно прототипа, поскольку обеспечивается не только осуществление арифметических и логических операции, но и большой набор других функций. Это позволяет достичь требуемого технического результата.

Вычислительный модуль, содержащий блок памяти программ и буферный регистр, отличающийся тем, что введены микропроцессор, блок памяти данных, вход-выход которого соединен с первым входом-выходом микропроцессора, первый выход которого соединен с входом блока памяти программ и с входом буферного регистра, первый выход которого соединен с входом блока памяти программ, блок приема и обработки дифференциальных пар высокочастотных сигналов, вход которого соединен со вторым выходом буферного регистра, первый вход-выход соединен со вторым входом-выходом микропроцессора и с входом-выходом блока памяти программ, а второй вход-выход соединен с третьим входом-выходом микропроцессора, таймер реального времени, датчик температуры, преобразователь потока цифровых данных в видеосигналы и преобразователь видеосигналов в поток цифровых данных, входы-выходы которых соединены с четвертым входом-выходом микропроцессора, формирователь аналогового стереофонического звукового сигнала, первый вход-выход которого соединен с четвертым входом выходом микропроцессора, а второй вход-выход соединен с пятым входом-выходом микропроцессора, первый и второй последовательные USB-интерфейсы, входы-выходы которых соединены соответственно с шестым и седьмым входами-выходами микропроцессора, вторичный источник питания, группа выходов которого соединена с группой входов питания микропроцессора, интерфейс для подключения жестких дисков, вход-выход которого соединен с восьмым входом-выходом микропроцессора, последовательный Ethernet-интерфейс, вход-выход которого соединен с девятым входом-выходом микропроцессора, последовательный интерфейс, вход-выход которого соединен с десятым входом-выходом микропроцессора, и двухканальный последовательный интерфейс, вход-выход которого соединен с одиннадцатым входом-выходом микропроцессора, при этом второй выход микропроцессора соединен с входом преобразователя потока цифровых данных в видеосигналы, а выход преобразователя видеосигналов соединен с входом микропроцессора.