Делитель частоты

Предлагаемая полезная модель относится к цифровой электронной технике и может быть использована в синхронизаторах цифровых систем для формирования сетки импульсов. Делитель частоты, содержит двоичный счетчик, вход которого является входом делителя частоты, а N выходов N выходами делителя частоты. Для обеспечения контроля функционирования делителя частоты введены дифференцирующая схема, кипп-реле, D-триггер и индикатор. Выход двоичного счетчика подключен к D входу - D триггера и через дифференцирующую схему ко входу запуска кипп-реле, выход которого подключен к С-входу D триггера, R вход которого подключен к шине сброса, а выход - к индикатору. Двоичный счетчик может быть выполнен из N последовательно соединенных счетных триггеров, выход каждого из которых является выходом делителя частоты.

Предлагаемая полезная модель относится к цифровой электронной технике и может быть использована в синхронизаторах цифровых систем для формирования сетки импульсов.

Известны делители частоты (см. Счетчики и делители частоты. http://www.diagram.com.ua/info/rad_nach/17.shtml), содержащие три счетных триггера, выход каждого предыдущего счетного триггера подключен к С-входу каждого последующего, С-вход первого счетного триггера подключен к шине тактовой частоты, выход последнего счетного триггера является выходом устройства, R-входы всех счетных триггеров подключены к шине установки в ноль.

Наиболее близким техническим решением к предлагаемому является делитель частоты (см. http://www.uni-protvino.ru/students/materials//up_materials/bin/301.doc), содержащий двоичный счетчик из N счетных триггеров, выходы которых являются выходами счетчика и устройства, при этом выход каждого предыдущего счетного триггера подключен к С-входу каждого последующего счетного триггера, С-вход первого счетного триггера подключен к шине тактовой частоты, J- и К-входы всех счетных триггеров подключены к шине логической единицы.

Недостатком известных устройств является отсутствие контроля функционирования делителя частоты.

Техническим результатом предлагаемой полезной модели является обеспечение контроля функционирования делителя частоты.

Сущность полезной модели состоит в том, что делитель частоты, содержит двоичный счетчик, вход которого является входом делителя частоты, а N выходов двоичного счетчика N выходами делителя частоты.

Новым в предлагаемой полезной модели является введение дифференцирующей схемы, кипп-реле, D-триггера и индикатора. Выход двоичного счетчика подключен к D входу - D триггера и через дифференцирующую схему ко входу запуска кипп-реле, выход которого подключен к С-входу D триггера, R вход которого подключен к шине сброса, а выход - к индикатору.

Двоичный счетчик может быть выполнен из N последовательно соединенных счетных триггеров, выход каждого из которых является выходом делителя частоты.

На фиг.1 представлен пример выполнения схемы делителя частоты.

На фиг.2 представлена временная диаграмма работы делителя частоты.

Делитель частоты, выполненный например по схеме, приведенной на фиг.1, содержит двоичный счетчик 1, например, из N счетных триггеров, выходы которых являются выходами двоичного счетчика 1 и делителя частоты, при этом выход каждого предыдущего счетного триггера подключен к С-входу каждого последующего счетного триггера, С-вход первого счетного триггера подключен к шине тактовой частоты, J- и К-входы всех счетных триггеров подключены к шине логической единицы, дифференцирующую схему 2, кипп-реле 3, D-триггер 4 и индикатор 5, причем N-й выход двоичного счетчика 1 подключен к D-входу D-триггера 4 и через дифференцирующую схему 2 к входу запуска кипп-реле 3, выход которого подключен к С-входу D-триггера 4, R-вход которого подключен к шине сброса, а выход - к индикатору 5.

Делитель частоты, работа которого поясняется временной диаграммой фиг.2, функционирует следующим образом.

При правильной работе делителя частоты на N-ом выходе счетчика 1 будет формироваться меандр с периодом ТвыхN равным:

TвыхN=(1/Fт)*2^N,

где Fт - входная частота счетчика 1.

В момент времени Т1 (диаграмма фиг.2) D-триггер 4 устанавливается в состояние неисправности.

Положительные перепады меандра на N-м выходе счетчика 1 (момент Т2 на фиг.2), выделенные дифференцирующей схемой 2, запускают кипп-реле 3, время длительности импульса которого Ткр выбрано из условия:

0,25ТвыхN<Ткр<0,5TвыхN.

Положительный фронт выходного импульса кипп-реле 3 (момент времени Т3), поданный на С-вход D-триггера 4, перекрывается положительной полуволной меандра на N-ом выходе счетчика 1 (оканчивается в момент Т4) и поэтому устанавливает D-триггер 4 в состояние исправности и выключает индикатор 5.

Неисправность делителя частоты обязательно проявится на последнем N-м выходе счетчика Наиболее вероятно увеличения частоты меандра вдвое из-за отсутствия деления в каком-либо каскаде, либо в виде его отсутствия, т.е. наличия постоянного единичного или нулевого логического уровня.

При увеличении частоты меандра, показанного на фиг.2 с момента времени Т5 пунктиром, фронт выходного импульса кипп-реле 3 (момент Т6) попадает на отрицательную полуволну на N-ом выходе счетчика 1 и D-триггер 4 в момент Т6 взведется в состояние неисправности и включит индикатор 5.

При отсутствии меандра на N-ом выходе счетчика 1 D-триггер 4 не будет переводиться в состояние исправности из-за отсутствия импульсов на выходе дифференцирующей схемы 2, а останется в состоянии неисправности после сброса и включает индикатор 5.

Время длительности импульса кипп-реле, запускаемого продифференцированными положительными фронтами импульсов с N-го выхода счетчика, выбрано таким, что при правильной работе делителя частоты D-триггер, установленный по цепи сброса в состояние неисправности, переходит в состояние исправности и в нем остается. При увеличении частоты на N-ом выходе делителя D-триггер сбрасывается в состояние неисправности и включает индикатор. При отсутствии импульсов на выходе делителя частоты D-триггер, установленный по цепи сброса в состояние неисправности, в нем и остается и включает индикатор. Этим обеспечивается контроль функционирования делителя частоты.

1. Делитель частоты, содержащий двоичный счетчик, вход которого является входом делителя частоты, а N выходов двоичного счетчика N выходами делителя частоты, отличающийся тем, что введены дифференцирующая схема, кипп-реле, D-триггер и индикатор, причем выход двоичного счетчика подключен к D-входу D-триггера и через дифференцирующую схему к входу запуска кипп-реле, выход которого подключен к С-входу D-триггера, R вход которого подключен к шине сброса, а выход - к индикатору.

2. Делитель частоты по п.1, отличающийся тем, что двоичный счетчик выполнен из N последовательно соединенных счетных триггеров, выход каждого из которых является выходом делителя частоты.