Цифровой частотный детектор
Полезная модель относится к радиотехнике и может быть использована для демодуляции частотно-модулированных сигналов в телевизионных приемниках системы СЕКАМ. Цифровой частотный детектор содержит элементы 1 и 2 задержки, элементы 3 и 4 памяти, электронные переключатели 5 и 6, сумматоры 7 и 8, блок 9 деления и инвертор 10. Вход элемента 1 соединен с первым входом детектора и первым входом сумматора 7, а выход - со входом элемента 2 и первым входом блока 9. Второй вход сумматора 7 соединен с выходом элемента 2, а выход - со вторым входом блока 9, выход которого соединен с первым сигнальным входом переключателя 6 и входом инвертора 10. Второй сигнальный вход переключателя 6 соединен с выходом инвертора 10, управляющий вход - со вторым входом детектора и управляющим входом переключателя 5, а выход - со вторым входом сумматора 8. Первый и второй сигнальные входы переключателя 5 соединены с выходами элементов 3 и 4 соответственно, а выход - с первым входом сумматора 8, выход которого соединен с выходом детектора. Вновь введенные элемент 2 задержки и инвертор 10 и новые связи упрощают детектор и обеспечивают ему повышенные надежность и быстродействие. Илл.1.
Полезная модель относится к радиотехнике и может быть использована для демодуляции частотно-модулированных сигналов в телевизионных приемниках системы СЕКАМ.
Известен частотный детектор по патенту ЕР №0091570, кл. H03D 3/00, 1986 г., содержащий последовательно соединенные первый квадратор, вход которого является первым входом детектора, и первый фильтр нижних частот, элемент задержки, первый сумматор, вход которого соединен с первым входом детектора и входом элемента задержки, последовательно соединенные второй квадратор, вход которого соединен с выходом сумматора, и второй фильтр нижних частот, блок деления, первый и второй входы которого соединены с выходами соответственно первого и второго фильтров нижних частот, второй сумматор, первый вход которого соединен с выходом блока деления, а выход является выходом детектора, и элемент памяти, выход которого соединен со вторым входом вычитателя.
Признаками этого аналога, совпадающими с существенными признаками заявляемой полезной модели, являются элемент задержки, первый сумматор, вход которого соединен с первым входом детектора, второй сумматор,
выход которого является выходом детектора, блок деления и элемент памяти.
Недостатком этого аналога является низкая точность детектирования, обусловленная большим сдвигом нуля дискриминационной характеристики.
Известен также частотный детектор, содержащий делитель мощности, два элемента задержки, синфазно-противофазный мост и два амплитудных детектора (см. статью А.Р.Тагила "Частотные детекторы СВЧ". - Радиотехника, 1966, 3 6, с.25-26).
Признаками этого аналога, совпадающими с существенными признаками заявляемой полезной модели, являются элементы задержки.
Недостатком этого аналога являются ограниченные функциональные возможности, не позволяющие использовать его в телевизионных системах для детектирования частотно-модулированных сигналов, несущая частота которых изменяется с частотой сигнала цветовой синхронизации.
Наиболее близким по технической сущности к заявляемой полезной модели (прототипом) является цифровой частотный детектор по авторскому свидетельству СССР №1483591 кл. H03D 3/00, H04N 9/00, 1987 г., содержащий блок деления, два сумматора, два электронных переключателя, два элемента памяти, элемент задержки, два квадратора и два фильтра нижних частот, в котором первый вход детектора соединен с первым входом первого сумматора и входом элемента задержки, второй вход детектора соединен с управляющими входами электронных переключателей, первый и второй сигнальные входы первого электронного переключателя соединены с выходами соответственно первого и второго элементов памяти, а выход - с первым входом второго сумматора, выход которого является выходом детектора, первый и второй сигнальные входы второго электронного переключателя соединены соответственно с прямым и инверсным выходами элемента задержки, а выход - со вторым входом первого сумматора, вход первого квадратора соединен с первым входом детектора, а выход - со входом первого фильтра нижних частот, вход второго квадратора соединен с выходом первого
сумматора, а выход - со входом второго фильтра нижних частот, первый и второй входы блока деления соединены с выходами соответственно первого и второго фильтров нижних частот, а выход - со вторым входом второго сумматора.
Признаками прототипа, совпадающими с существенными признаками заявляемой полезной модели, являются блок деления, два сумматора, два электронных переключателя, два элемента памяти и элемент задержки, связь первого входа детектора с первым входом первого сумматора и входом элемента задержки, связь второго входа детектора с управляющими входами электронных переключателей. Связи первого и второго сигнальных входов первого электронного переключателя с выходами соответственно первого и второго элементов памяти, а выхода - с с первым входом второго сумматора и связь выхода второго сумматора с выходом детектора.
Недостатком прототипа является низкое быстродействие, обусловленное инерционностью входящих в его состав фильтров низких частот. Кроме того, из-за большого числа входящих в состав детектора элементов он является достаточно сложным устройством, что несколько снижает его надежность.
Технической задачей, на решение которой направлено создание заявляемой полезной модели, является упрощение частотного детектора и повышение его быстродействия и надежности.
Технический результат достигается тем, что в известное устройство введены второй элемент задержки и инвертор, вход второго элемента задержки соединен с выходом первого элемента задержки и первым входом блока деления, а выход - со вторым входом первого сумматора, второй вход блока деления соединен с выходом первого сумматора, а выход - со входом инвертора и первым сигнальным входом второго электронного переключателя, второй сигнальный вход которого соединен с выходом инвертора, а - выход - со вторым входом второго сумматора.
Для достижения технического результата в известный цифровой частотный детектор, содержащий блок деления, два сумматора, два электронных переключателя, два элемента памяти и первый элемент задержки, в котором первый вход детектора соединен с первым входом первого сумматора и входом первого элемента задержки, второй вход детектора соединен с управляющими входами электронных переключателей, первый и второй сигнальные входы первого электронного переключателя соединены с выходами соответственно первого и второго элементов памяти, а выход - с первым входом второго сумматора, выход которого является выходом детектора, введены второй элемент задержки и инвертор, вход второго элемента задержки соединен с выходом первого элемента задержки и первым входом блока деления, а выход - со вторым входом первого сумматора, второй вход блока деления соединен с выходом первого сумматора, а выход - со входом инвертора и первым сигнальным входом второго электронного переключателя, второй сигнальный вход которого соединен с выходом инвертора, а выход - со вторым входом второго сумматора.
Совокупность вновь введенных элемента задержки, инвертора и новых связей не является самостоятельным устройством и не следует явным образом из уровня техники, поэтому предлагаемую полезную модель следует считать новой.
Сущность полезной модели поясняется чертежом, на котором на фиг. приведена структурная схема предлагаемого частотного детектора.
Предлагаемая полезная модель содержит элементы 1 и 2 задержки, элементы 3 и 4 памяти, электронные переключатели 5 и 6, сумматоры 7 и 8, блок 9 деления и инвертор 10.
Вход элемента 1 соединен с первым входом детектора и первым входом сумматора 7, а выход - со входом элемента 2 и первым входом блока 9. Второй вход сумматора 7 соединен с выходом элемента 2, а выход - со вторым входом блока 9, выход которого соединен с первым сигнальным входом переключателя 6 и входом инвертора 10. Второй сигнальный вход переключателя
6 соединен с выходом инвертора 10, управляющий вход - со вторым входом детектора и управляющим входом переключателя 5, а выход - со вторым входом сумматора 8. Первый и второй сигнальные входы переключателя 5 соединены с выходами элементов 3 и 4 соответственно, а выход - с первым входом сумматора 8, выход которого соединен с выходом детектора.
Работа полезной модели заключается в следующем.
Входной частотно-модулированный сигнал UBХ(t), который может быть записан в виде:
где t - текущее время, a R и 
соответственно амплитуда и круговая частота сигнала, с первого входа детектора поступает на вход элемента 1 задержки и первый вход сумматора 7.
Элемент 1 задержки осуществляет задержку поступившего на его вход сигнала на один период т тактовой частоты, и на его выходе формируется сигнал U 1(t) вида:
который поступает на вход элемента 2 задержки и на первый вход блока 9 деления.
Элемент 2 задержки осуществляет задержку поступающего на его вход сигнала на время т, и на его выходе формируется сигнал U2(t) вида:
который поступает на второй вход сумматора 7.
Сумматор 7 осуществляет суммирование поступивших на его входы сигналов UBХ(t) и U2(t), и на его выходе формируется сигнал U3(t) вида:
Уравнение (4) легко приводится к виду:
Сигнал U3(t) с выхода сумматора 7 поступает на второй вход блока 9.
Блок 9 осуществляет деление сигнала U3(t), поступившего на его второй вход, на сигнал U1(t), поступивший на его первый вход. На выходе блока
9 формируется сигнал U4(t) вида:
где K4 - коэффициент передачи блока 9.
С учетом уравнений (6) и (1) при К4=0,5, получим:
Сигнал U4(t) с выхода блока 9 поступает на первый сигнальный вход переключателя 6 и на вход инвертора 10.
На выходе инвертора 10 формируется инверсный сигнал и, (1) вида:
который поступает на второй сигнальный вход переключателя 6.
Переключатели 5 и 6 управляются сигналом цветовой синхронизации полустрочной частоты, поступающим на их управляющие входы со второго входа частотного детектора, на который он, в свою очередь, поступает со схемы цветовой синхронизации цифрового декодера системы СЕКАМ. Под воздействием управляющего сигнала переключатель 6 периодически от строки к строке подключает к первому входу сумматора 8 сигналы U4(t) и U5(t), а переключатель 5 - ко второму входу сумматора 8 сигналы U 6 и U7 от элементов памяти 3 и 4 соответственно. В результате на выходе сумматора 8 и выходе частотного детектора поочередно от строки к строке формируются сигналы U8B-Y и U 8R-Y вида:
где B-Y и R-Y - круговые частоты цветоразностных сигналов B-Y и R-Y
соответственно. Уравнения (9) можно записать в виде:
где 0 - круговая резонансная частота цепи высокочастотных предиска-жений системы СЕКАМ;
B-Y и R-Y - частотные сдвиги цветоразностных сигналов B-Y и R-Y соответственно относительно частоты 0
Период т связан с резонансной частотой 0 соотношением:
0
=
/2,
поэтому уравнения (10) можно записать в виде:
Частотные сдвиги B-Y и R-Y имеют вид:
B-Y=0B-Y-˜B-Y;
R-Y=0R-Y+˜R-Y,
где 0B-Y и 0R-Y - частотные сдвиги нулевых поднесущих цветоразностных сигналов B-Y и R-Y соответственно;
˜В-y и ˜R-Y - - мгновенные частотные сдвиги цветоразностных сигналов B-Y и R-Y относительно своих нулевых поднесущих, поэтому уравнения (11) можно записать в виде:
U8B-Y=U 6-sin[(0B-Y-˜B-Y)];
U8R-Y=U7-sin[(˜R-Y-0R-Y)],
или
Учитывая, что всегда выполняются условия:
˜B-Y
0,01 и ˜R-Y0,1,
можно записать:
Решая уравнения (12) и (13) совместно, получим:
Сигналы U6 и U7 выбираются из условий:
U6=sin (0B-Y·);
U7=sin (0R-Y·),
поэтому уравнения (14) можно записать в виде:
где KB-Y и KR-Y - постоянные коэффициенты, определяемые уравнениями:
KB-Y=·cos(0B-Y·);
KR-Y=·cos(0B-Y·).
Из уравнений (15) видно, что в предлагаемом частотном детекторе, как и в детекторе-прототипе по а.с №1483591, обеспечивается высокая линейность дискриминационной характеристики, при этом нуль этой характеристики при переходе от строки к строке остается на нулевой поднесущей соответствующего цветоразностного сигнала.
Все входящие в состав предлагаемой полезной модели элементы практически безинерционны, поэтому требуемый уровень сигнала на его выходе устанавливается практически мгновенно. В традиционных же частотных детекторах из-за инерционности входящих в их состав фильтров нижних частот на установление требуемого уровня сигнала на выходе затрачивается время, в несколько раз превышающее постоянную времени этих фильтров. Это существенно повышает быстродействие предлагаемого детектора и снижает его динамическую ошибку по сравнению с традиционными.
Нетрудно видеть, что предлагаемая полезная модель в отличие от прототипа не содержит в своем составе фильтров нижних частот и квадраторов, имеющих место в составе традиционных детекторов, что делает его более простым, а следовательно и более надежным, чем детектор-прототип. Ориентировочный
расчет показывает, что наработка на отказ у предлагаемой полезной модели цифрового частотного детектора примерно на 10% выше, чем у детектора-прототипа.
Таким образом, техническим результатом, достигаемым в предлагаемой полезной модели, является ее упрощение и повышение надежности и быстродействия.
Предлагаемая полезная модель может быть реализована на основе интегральных микросхем серий 530 и 533 или на основе программируемой логической интегральной схемы типов FLEX или МАХ фирмы ALTERA.
Цифровой частотный детектор, содержащий блок деления, два сумматора, два электронных переключателя, два элемента памяти и первый элемент задержки, в котором первый вход детектора соединен с первым входом первого сумматора и входом первого элемента задержки, второй вход детектора соединен с управляющими входами электронных переключателей, первый и второй сигнальные входы первого электронного переключателя соединены с выходами соответственно первого и второго элементов памяти, а выход - с первым входом второго сумматора, выход которого является выходом детектора, отличающийся тем, что в него введены второй элемент задержки и инвертор, вход второго элемента задержки соединен с выходом первого элемента задержки и первым входом блока деления, а выход - со вторым входом первого сумматора, второй вход блока деления соединен с выходом первого сумматора, а выход - со входом инвертора и первым сигнальным входом второго электронного переключателя, второй сигнальный вход которого соединен с выходом инвертора, а выход - со вторым входом второго сумматора.
