Устройство для моделирования подсистемы кадровой синхронизации

 

Полезная модель позволяет имитировать работу подсистемы кадровой синхронизации, использующей для установления кадровой синхронизации синхропоследовательность, состоящую из нескольких последовательностей установленного вида с возможностью настройки порогов срабатывания схемы и вида синхропоследовательности. В блоке регистров с эталонными последовательностями 1 содержится синхропоследовательность, разделенная на части, которые с помощью мультиплексора 2 подаются на компаратор 3. В компараторе 3 происходит сравнение частей эталонной синхропоследовательности с данными, поступающими на информационный вход компаратора 3. Счетчик импульсов 11 выполняет функции таймера для контроля и управления работой схемы. Изменяя сочетания входов первого 4 элемента И, четвертого 13 элемента И и пятого 16 элемента И стоящих на выходах регистров компаратора 3, можно настраивать пороги срабатывания схемы при приеме частей эталонной синхропоследовательности, а изменяя содержимое регистров блока регистров с эталонными последовательностями 1, изменять длину и структуру синхропоследовательности. Таким образом, можно моделировать прием синхросигналов различной длины и структуры с различным уровнем ошибок и фиксировать пропуски сигнала и ложные срабатывания схемы.

Полезная модель относится к специализированным средствам вычислительной техники и предназначена для имитации работы подсистем кадровой синхронизации, использующих для установления кадровой синхронизации синхропоследовательность, состоящую из нескольких последовательностей установленного вида с возможностью настройки порогов срабатывания схемы и вида синхропоследовательности.

Известно устройство для распознавания девятиразрядного флага во входном потоке данных, содержащее схему выделения синхросигнала и данных, регистр сдвига, регистр флагового кода и компаратор, причем информационный выход схемы выделения синхросигнала и данных соединен с информационным входом регистра сдвига, выходы которого соединены с первой группой входов компаратора, выходы регистра флагового кода соединены со второй группой входов компаратора [1].

Однако, данное устройство не обеспечивает возможности моделирования работы подсистемы кадровой синхронизации с изменяемой длиной и структурой флагового кода (синхропоследовательности).

Наиболее близким к предполагаемой полезной модели по технической сущности является устройство для точного или приближенного поиска эталонного кода в потоке последовательных входных данных, содержащее регистр сдвига, два сумматора, регистр установки кода, элемент ИЛИ-НЕ, компаратор и ТТ-триггер, причем выходы с первого, четвертого, седьмого, девятого, одиннадцатого и тринадцатого элементов регистра сдвига соединены с входами первого сумматора, выходы которого соединены со второй группой входов второго сумматора, выходы которого соединены с регистром установки кода, выходы которого соединены с первой группой входов второго сумматора и со вторым, третьим, четвертым и пятым

входами компаратора, выход которого соединен с D-входом ТТ-триггера, вход сигнала CLK соединен с регистром сдвига, входом элемента ИЛИ-НЕ и С-входом ТТ-триггера, вход сигнала установки 0 соединен с R-входом ТТ-триггера, выход элемента ИЛИ-НЕ соединен с регистром установки кода [2].

Однако, данное устройство не обеспечивает возможности моделирования работы подсистемы кадровой синхронизации с изменяемой длиной и структурой флагового кода (синхропоследовательности).

Цель полезной модели - расширение возможностей для воспроизведения различных режимов работы подсистемы кадровой синхронизации за счет повышения гибкости настройки вида синхропоследовательностей кадровой синхронизации и настройки порогов срабатывания схемы.

Эта цель достигается тем, что в устройство для моделирования подсистемы кадровой синхронизации, содержащее два регистра и компаратор, введены третий регистр, объединенный с первым и вторым регистрами в блок регистров с эталонными последовательностями, мультиплексор, пять элементов И, пять элементов ИЛИ, счетчик импульсов, два RS-триггера, причем выходы блока регистров соединены с информационными входами мультиплексора, выходы которого соединены с «эталонными» входами компаратора, информационный вход которого соединен с источником входных данных, выходы ячеек седьмого регистра компаратора через первый элемент И соединены с первым входом пятого элемента ИЛИ, с первым управляющим входом мультиплексора, со вторым входом третьего элемента ИЛИ, со вторым входом четвертого элемента ИЛИ и с входом установки «1» первого RS-триггера, выходы ячеек одиннадцатого регистра компаратора через четвертый элемент И соединены с первым входом первого элемента ИЛИ, со вторым управляющим входом мультиплексора, с первым входом третьего элемента ИЛИ, с первым входом четвертого элемента ИЛИ и с входом установки «1» второго RS-триггера, выход третьего элемента ИЛИ соединен с входом «+» запуска счетчика импульсов, выход четвертого элемента ИЛИ соединен с входом «О» обнуления счетчика импульсов, выход четвертого (старшего) разряда счетчика импульсов

подсоединен ко второму входу второго элемента И и к первому входу третьего элемента И, выход третьего разряда счетчика импульсов подсоединен к третьему входу второго элемента И и ко второму входу третьего элемента И, выход второго разряда счетчика импульсов подсоединен к третьему входу третьего элемента И, выход первого RS-триггера подсоединен к первому входу второго элемента И и к первому входу второго элемента ИЛИ, а выход второго RS-триггера подсоединен к четвертому входу третьего элемента И, ко второму входу второго элемента ИЛИ и к пятому инверсному входу четвертого элемента И, выходы второго элемента И и третьего элемента И подсоединены к нулевому управляющему входу мультиплексора, второму входу первого элемента ИЛИ, второму входу пятого элемента ИЛИ, выходы ячеек тринадцатого регистра компаратора через пятый элемент И соединены с выходом схемы, выход пятого элемента ИЛИ соединен с входом «О» установки нулевого состояния второго RS-триггера, выход первого элемента ИЛИ соединен с входом «0» установки нулевого состояния первого RS-триггера, выход второго элемента ИЛИ соединен с первым инверсным входом первого элемента И.

В связи с тем, что предлагаемое устройство, благодаря введению отличительных от прототипа признаков: элементов И, элементов ИЛИ, RS-триггеров, мультиплексора, счетчика импульсов, блока регистров с эталонными последовательностями и их связей, позволяет расширить возможности для воспроизведения различных режимов работы подсистемы кадровой синхронизации, не встречающихся в других аналогах, а следовательно, удовлетворяет критерию «новизна».

Веденные в устройство отличительные признаки в совокупности не встречаются в других аналогах и прототипах. Поставленная в предлагаемом устройстве цель достигается только благодаря введению предложенных отличительных признаков, следовательно, данное заявляемое устройство удовлетворяет критерию «существенное отличие».

Промышленная воспроизводимость элементов И, ИЛИ, триггеров, счетчика импульсов, блока регистров и мультиплексора обусловлена наличием элементной базы.

Промышленная воспроизводимость компаратора (фиг.2) известна и описана в [1].

На фиг.1 представлена электрическая структурная схема предлагаемого устройства для моделирования подсистемы кадровой синхронизации.

На фиг.1 обозначено:

1 - Блок регистров с эталонными последовательностями

2 - Мультиплексор

3 - Компаратор

4 - 1-й элемент И

5 - 1-й RS-триггер

6 - 1-й элемент ИЛИ

7 - 2-й элемент ИЛИ

8 - 3-й элемент ИЛИ

9 - 4-й элемент ИЛИ

10 - 2-й элемент И

11 - Счетчик импульсов

12 - 3-й элемент И

13 - 4-й элемент И

14 - 2-й RS-триггер

15 - 5-й элемент ИЛИ

16 - 5-й элемент И.

В устройстве для моделирования подсистемы кадровой синхронизации выходы блока регистров 1 соединены с информационными входами мультиплексора 2, выходы которого соединены с «эталонными» входами компаратора 3, на информационный вход которого подаются входные данные, выходы ячеек регистра RG7 компаратора 3 через первый 4 элемент И подаются на первый вход пятого 15 элемента ИЛИ, на первый управляющий вход мультиплексора 2, на второй вход третьего 8 элемента ИЛИ, на второй вход четвертого 9 элемента ИЛИ и на вход установки «1» первого 5 RS-триггера, выходы ячеек регистра RG11

компаратора 3 через четвертый 13 элемент И подаются на первый вход первого 6 элемента ИЛИ, на второй управляющий вход мультиплексора 2, на первый вход третьего 8 элемента ИЛИ, на первый вход четвертого 9 элемента ИЛИ и на вход установки «1» второго 14 RS-триггера, выход третьего 8 элемента ИЛИ подключен к входу «+» запуска счетчика импульсов 11, выход четвертого 9 элемента ИЛИ подключен к входу «0» обнуления счетчика импульсов 11, выход четвертого (старшего) разряда счетчика импульсов 11 подсоединен ко второму входу второго 10 элемента И и к первому входу третьего 12 элемента И, выход третьего разряда счетчика импульсов 11 подсоединен к третьему входу второго 10 элемента И и ко второму входу третьего 12 элемента И, выход второго разряда счетчика импульсов 11 подсоединен к третьему входу третьего 12 элемента И, выход первого 5 RS-триггера подсоединен к первому входу второго 10 элемента И и к первому входу второго 7 элемента ИЛИ, а выход второго 14 RS-триггера подсоединен к четвертому входу третьего 12 элемента И, ко второму входу второго 7 элемента ИЛИ и к пятому инверсному входу четвертого 13 элемента И, выходы второго 10 элемента И и третьего 12 элемента И подсоединены к нулевому управляющему входу мультиплексора 2, второму входу первого 6 элемента ИЛИ, второму входу пятого 15 элемента ИЛИ, выходы ячеек регистра RG13 компаратора 3 через пятый 16 элемент И подаются на выход схемы, выход пятого 15 элемента ИЛИ соединен с входом «0» установки нулевого состояния второго 14 RS-триггера, выход первого 6 элемента ИЛИ соединен с входом «0» установки нулевого состояния первого 5 RS-триггера, выход второго 7 элемента ИЛИ соединен с первым инверсным входом первого 4 элемента И.

Блок регистров с эталонными последовательностями 1 включает в себя три регистра по тринадцать ячеек каждый, в которые записываются эталонные последовательности для компаратора. Вид и длина последовательностей определяются пользователем.

Мультиплексор 2 представляет собой коммутационное поле, предназначенное для подключения к выходной шине одной из трех входных шин по сигналам управления.

Компаратор 3 предназначен для сравнения битов информации, поступающих на его информационный вход с битами последовательности, поданной на его «эталонный» вход.

Работа компаратора 3 подробно описана в [1], а структурная схема приведена на фиг.2.

При проектировании систем связи с временным разделением каналов, базирующихся на каналах низкого качества (радиоканалах), необходимо обеспечить высокое качество работы подсистемы кадровой синхронизации в условиях высокого уровня помех. Как правило, в качестве сигнала кадровой синхронизации выбирается последовательность определенной структуры и длины. При передаче такой последовательности по каналу связи низкого качества часть ее битов искажается или стирается, что ведет к пропуску синхросигнала при анализе входящих данных подсистемой кадровой синхронизации. С другой стороны на входе подсистемы кадровой синхронизации под воздействием случайных факторов и помех может сформироваться ложный сигнал кадровой синхронизации, что также нежелательно. Для уменьшения вероятности пропуска сигнала кадровой синхронизации можно повысить длину синхросигнала или изменить его структуру, а для уменьшения вероятности ложной синхронизации можно изменять пороги срабатывания в подсистеме кадровой синхронизации. В предлагаемой полезной модели при подаче на вход смеси случайных данных, помех и сигнала кадровой синхронизации имеется возможность проследить динамику влияния уровня помех на работу подсистемы кадровой синхронизации, а при подключении дополнительных приборов снять статистические данные. Изменяя комбинации сигналов на входах элементов И, есть возможность изменять пороги срабатывания схемы, а благодаря наличию блока регистров с эталонными последовательностями имеется возможность задавать вид сигнала кадровой синхронизации.

Предлагаемое устройство для моделирования подсистемы кадровой синхронизации работает следующим образом. На вход устройства подается последовательность бит, сгенерированная случайным образом для имитации информационного потока данных, в эту последовательность через интервал времени равный периоду коррекции подсистемы кадровой синхронизации помещается синхропоследовательность, состоящая из трех последовательностей длиной от 1 до 13 бит каждая (в нашем случае первая последовательность длиной 7 бит,

вторая последовательность длиной 11 бит и третья последовательность длиной 13 бит). Таким образом длина синхропоследовательности может лежать в пределах от 3 до 39 бит (в нашем случае длина синхропоследовательности равна 31 бит). Для приема такой последовательности в предлагаемом устройстве в блоке регистров с эталонными последовательностями 1 должны быть записаны все три последовательности, из которых состоит синхропоследовательность в регистрах RG1 (7 бит), RG2 (11 бит), КОЗ (13 бит) соответственно. Если последовательность меньше 13 разрядов, то остальные ячейки регистров заполняются нулями. В исходном состоянии через мультиплексор на эталонные входы компаратора подается содержимое регистра RG1 с первой последовательностью (7 разрядов и 6 нулей). Работа схемы тактируется сигналами тактового генератора, который на схеме не показан. Данные, поступающие на информационный вход компаратора 3, сравниваются с эталонной последовательностью и в случае совпадения входных данных с последовательностью, содержащейся в регистре RG1 на выходах ячеек регистра RG7 компаратора 3 сформируются три единичных сигнала, которые пройдя через первый 4 элемент И (он открыт, так как первый 5 RS-триггер в нулевом состоянии) сформируют сигнал упр1, по которому мультиплексор 2 подаст на эталонный вход компаратора 3 эталонную последовательность из RG2 (11 бит и два нуля) блока регистров с эталонными последовательностями 1. Также этим сигналом второй 14 RS-триггер будет установлен в нулевое состояние и закроет третий 12 элемент И, первый 5 RS-триггер будет установлен в единичное состояние и откроет второй 10 элемент И, также сигнал с первого 5 RS-триггера через второй 7 элемент ИЛИ закроет первый 4 элемент И для предотвращения ложного срабатывания. Одновременно с этим сигнал с первого 4 элемента И через четвертый 9 элемент ИЛИ обнулит содержимое счетчика импульсов 11, а через третий 8 элемент ИЛИ запустит счетчик импульсов 11 для счета. Если после успешного приема первой части синхропоследовательности мы не примем вторую часть в течение 12 тактов, то по истечении этого времени на выходе счетчика импульсов 11 сформируется сигнал, соответствующий числу 12 (11002), и через открытый второй 10 элемент И произойдет обнуление триггеров и формирование сигнала упр0, по которому через мультиплексор 2 на эталонные

входы компаратора снова будет подаваться содержимое регистра RG1 (схема вернется в исходное состояние).

Если же после успешного приема первой части синхропоследовательности будет успешно принята вторая ее часть, то в компараторе 3 на выходах ячеек регистра RG11 сформируется сигнал 1011 2=1110, так как после приема первой части синхропоследовательности второй 14 RS-триггер установлен в состояние «0», то сигналом этого триггера через пятый инверсный вход четвертый 13 элемент И будет открыт и на выходе этого элемента появится сигнал «1». По этому сигналу (упр2) мультиплексор 2 подаст на эталонные входы компаратора последовательность из регистра РG3 (13 разрядов), одновременно будет обнулен и запущен снова счетчик импульсов 11, установлен в нулевое состояние первый 5 RS-триггер и в единичное состояние второй 14 RS-триггер, также сигналом со второго 14 RS-триггера будут заперты первый 4 элемент И и четвертый 13 элемент И для предотвращения ложных срабатываний. Если после успешного приема второй части синхропоследовательности мы не примем третью ее часть в течение 14 тактов, то по истечении этого времени на выходе счетчика импульсов 11 сформируется сигнал, соответствующий числу 14 (11102), и через открытый третий 12 элемент И произойдет обнуление триггеров и формирование сигнала упр0, по которому через мультиплексор 2 на эталонные входы компаратора снова будет подаваться содержимое регистра RG1 (схема вернется в исходное состояние).

Если же после успешного приема второй части синхропоследовательности будет успешно принята третья ее часть, то в компараторе 3 на выходах ячеек регистра RG13 сформируется сигнал 1101 2=1310, этот сигнал свидетельствует об успешном установлении кадровой синхронизации.

Таким образом, в устройстве могут моделироваться различные ситуации при настройке содержимого блока регистров с эталонными последовательностями 1 и при настройке сочетаний входов первого 4, четвертого 13 и пятого 16 элементов И, имеющие место в моделируемой подсистеме кадровой синхронизации.

Введение в прототип новых отличительных признаков - элементов И, элементов ИЛИ,

RS-триггеров, мультиплексора, счетчика импульсов, блока регистров с эталонными последовательностями, и их новых связей - позволяет устройству моделировать работу подсистемы кадровой синхронизации, использующей для установления кадровой синхронизации несколько (три) последовательностей установленного вида с возможностью настройки порогов срабатывания схемы и вида синхропоследовательностей.

Достоинством предлагаемого устройства для моделирования подсистем кадровой синхронизации является возможность моделирования работы подсистемы кадровой синхронизации с длинными синхропоследовательностями при использовании схемы компаратора для последовательностей меньшей длины, что уменьшает схемотехническую сложность всего устройства.

Литература:

1. Сухман, С.М. Синхронизация в телекоммуникационных системах. Анализ инженерных решений / С.М.Сухман, А.В.Бернов, Б.В.Шевкопляс. - М.: Эко-Трендз, 2003. - 272 с.: ил. - 2600 экз. - ISBN 5-88405-046-1 (аналог).

2. Шевкопляс, Б.В. Микропроцессорные структуры. Инженерные решения: дополнение первое / Б.В.Шевкопляс. - М.: Радио и связь, 1993. - 256 с.: ил. - 20000 экз. - ISBN 5-256-00973-7. С.99-102 (прототип).

3. Пятибратов А.П. Вычислительные системы, сети и телекоммуникации: учебник / А.П.Пятибратов, Л.П.Гудыно, А.А.Кириченко; под ред. А.П.Пятибратова. - 2-е изд., перераб. и доп. - М.: Финансы и статистика, 2004. - 512 с.: ил. - 3000 экз. - ISBN 5-279-02301-9.

Устройство для моделирования подсистемы кадровой синхронизации, содержащее два регистра и компаратор, отличающееся тем, что в него введен третий регистр, объединенный с первым и вторым регистрами в блок регистров с эталонными последовательностями, мультиплексор, пять элементов И, пять элементов ИЛИ, счетчик импульсов, два RS-триггера, причем выходы блока регистров соединены с информационными входами мультиплексора, выходы которого соединены с «эталонными» входами компаратора, информационный вход которого соединен с источником входных данных, выходы ячеек седьмого регистра компаратора через первый элемент И соединены с первым входом пятого элемента ИЛИ, с первым управляющим входом мультиплексора, со вторым входом третьего элемента ИЛИ, со вторым входом четвертого элемента ИЛИ и с входом установки «1» первого RS-триггера, выходы ячеек одиннадцатого регистра компаратора через четвертый элемент И соединены с первым входом первого элемента ИЛИ, со вторым управляющим входом мультиплексора, с первым входом третьего элемента ИЛИ, с первым входом четвертого элемента ИЛИ и с входом установки «1» второго RS-триггера, выход третьего элемента ИЛИ соединен с входом «+» запуска счетчика импульсов, выход четвертого элемента ИЛИ соединен с входом «0» обнуления счетчика импульсов, выход четвертого (старшего) разряда счетчика импульсов подсоединен ко второму входу второго элемента И и к первому входу третьего элемента И, выход третьего разряда счетчика импульсов подсоединен к третьему входу второго элемента И и ко второму входу третьего элемента И, выход второго разряда счетчика импульсов подсоединен к третьему входу третьего элемента И, выход первого RS-триггера подсоединен к первому входу второго элемента И и к первому входу второго элемента ИЛИ, а выход второго RS-триггера подсоединен к четвертому входу третьего элемента И, ко второму входу второго элемента ИЛИ и к пятому инверсному входу четвертого элемента И, выходы второго элемента И и третьего элемента И подсоединены к нулевому управляющему входу мультиплексора, второму входу первого элемента ИЛИ, второму входу пятого элемента ИЛИ, выходы ячеек тринадцатого регистра компаратора через пятый элемент И соединены с выходом схемы, выход пятого элемента ИЛИ соединен с входом «0» установки нулевого состояния второго RS-триггера, выход первого элемента ИЛИ соединен с входом «0» установки нулевого состояния первого RS-триггера, выход второго элемента ИЛИ соединен с первым инверсным входом первого элемента И.



 

Похожие патенты:

Изобретение относится к устройствам обработки сигналов, конкретно к типовым элементам замены (ТЭЗ) радиоэлектронных систем (РЭС)

Изобретение относится к области автоматики и вычислительной техники и может найти применение в управлении на подводной лодке средствами комплексов: торпедно-ракетного вооружения, наблюдения за внешней обстановкой, управления движением подводной лодки, главной энергетической установки
Наверх