Аналого-цифровой преобразователь

Полезная модель относится к области цифровой техники, в частности к устройствам преобразования аналогового напряжения в цифровой код.

Техническим результатом является повышение точности аналого-цифрового преобразования быстропротекающих процессов, а так же упрощение устройства или повышение быстродействия.

Устройство содержит делитель опорного напряжения (резисторная матрица R-2R), М (М<2^N) компараторов напряжения, М блоков ключей, М аналоговых сумматоров, триггер, генератор тактовых импульсов, регистр, формирователь кодов, схему выборки-хранения, блок определения знака и инвертирования отрицательных напряжений. 5 ил., 1 табл., 2 П. Ф-лы.

Область техники, к которой относится полезная модель

Полезная модель относится к области цифровой техники, в частности к устройствам преобразования аналогового напряжения в цифровой код.

Уровень техники

Известен аналого-цифровой преобразователь (АЦП) на N разрядов, содержащий делитель опорного напряжения, М(М<2^N) компараторов напряжения, регистр, М мультиплексоров, триггер, генератор тактовых импульсов и формирователь кодов. (Патент РФ, №2187885 от 21.02.2001 г.)

Недостатком устройства является его значительная сложность, так как для построения N-разрядного аналого-цифрового преобразователя требуются мультиплексоры с 2^N входами.

Наиболее близким по технической сущности и достигаемому положительному эффекту и принятый авторами за прототип, является аналого-цифровой преобразователь на N разрядов, содержащий делитель опорного напряжения (резисторная матрица R-2R), М (М<2^N) компараторов напряжения, М блоков ключей, М аналоговых сумматоров, триггер, генератор тактовых импульсов, регистр и формирователь кодов, при этом первый и второй входы делителя опорного напряжения являются входами устройства, предназначенными для подключения источников опорного напряжения, одноименные входы М блоков ключей объединены и подключены к соответствующим выходам делителя опорного напряжения, а их выходы соединены с входами соответствующих аналоговых сумматоров, выходы которых соединены с информационными входами соответствующих компараторов напряжения, вторая группа информационных входов которых объединена и служит аналоговым входом устройства, управляющие входы блоков ключей соединены с соответствующими группами выходов регистра,

выходы компараторов напряжения соединены с первыми входами формирователя кодов, первая группа выходов которого является цифровыми выходами устройства, подключенными к первой группе информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра, первый вход триггера является входом запуска устройства, выход триггера, являющийся выходом управления устройства, подключен ко второму управляющему входу регистра и управляющему входу генератора тактовых импульсов, выход которого соединен с стробирующими входами компараторов напряжения и первым управляющим входом регистра, первая группа выходов которого соединена с вторыми входами формирователя кодов, последний выход которого подключен ко второму входу триггера. (Патент РФ, №2240649 от 10.12.2002 г.).

Недостатком устройства является значительная сложность, а так же низкая точность аналого-цифрового преобразования быстропротекающих процессов.

Раскрытие полезной модели

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к повышению точности аналого-цифрового преобразования быстропротекающих процессов, а так же упрощению устройства или повышению быстродействия.

Технический результат достигается тем, что в известный аналого-цифровой преобразователь, содержащий делитель опорного напряжения (резисторная матрица R-2R), М (М<2^N) компараторов напряжения, М блоков ключей, М аналоговых сумматоров, триггер, генератор тактовых импульсов, регистр и формирователь кодов, при этом вход делителя опорного напряжения является первым входом устройства и предназначен для подключения источника опорного напряжения, одноименные входы М блоков ключей объединены и подключены к соответствующим выходам

делителя опорного напряжения, а выходы блоков ключей соединены с входами соответствующих аналоговых сумматоров, выходы которых соединены с информационными входами соответствующих компараторов напряжения, управляющие входы блоков ключей соединены с соответствующими группами выходов регистра, выходы компараторов напряжения соединены с первыми входами формирователя кодов, первая группа выходов которого является третьими выходами устройства (кода модуля уровня входного напряжения), подключеными к первой группе информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра, первый вход триггера является вторым входом устройства (входом управления (запуска)), выход триггера, являющийся первым выходом устройства (выходом управления), подключен ко второму управляющему входу регистра и управляющему входу генератора тактовых импульсов, выход которого соединен с стробирующими входами компараторов напряжения и первым управляющим входом регистра, первая группа выходов которого соединена с вторыми входами формирователя кодов, последний выход которого подключен ко второму входу триггера, введены схема выборки-хранения напряжения, блок определения знака и инвертирования отрицательных напряжений, причем вход схемы выборки-хранения подключен к третьему (аналоговому) входу устройства, а вход управления - ко второму входу (управления) устройства, выход схемы выборки-хранения подключен ко входу блока определения знака и инвертирования отрицательных напряжений, первый выход которого служит вторым выходом (знакового разряда) устройства, а второй выход подключен к группе вторых информационных входов компараторов напряжения.

Блок определения знака и инвертирования отрицательных напряжений содержит два аналоговых ключа, инвертирующий усилитель постоянного тока, компаратор напряжения, инвертор; вход блока определения знака и инвертирования отрицательных напряжений соединен с входами второго

аналогового ключа, инвертирующего усилителя постоянного тока и неинвертирующим входом компаратора напряжения, выход последнего подключен к входу инвертора, входу управления второго аналогового ключа и второму выходу блока определения знака и инвертирования отрицательных напряжений; выход инвертирующего усилителя постоянного тока соединен со входом первого аналогового ключа, выход которого, вместе с выходом второго аналогового ключа образуют первый выход блока определения знака и инвертирования отрицательных напряжений.

Краткое описание чертежей

На фиг.1 приведена структурная схема устройства аналого-цифрового преобразователя.

На фиг.2 приведена структурная схема блока определения знака и инвертирования отрицательных напряжений.

На фиг.3 приведены временные диаграммы, поясняющие работу устройства.

На фиг.4 и 5 приведены алгоритмы подбора кода, поясняющие работу устройства при М=2 и М=4 соотвественно.

В таблице 1 приведены рабочие коды.

Осуществление полезной модели

Аналого-цифровой преобразователь содержит делитель опорного напряжения (ДОН) 1, соединенный с первым входом устройства, предназначенным для подключения источника опорного напряжения, соответствующие выходы ДОН 1 подключены к одноименным входам М блоков ключей (БК) 2, выходы которых соединены с входами соответствующих аналоговых сумматоров (АС) 3, выходы которых соединены с информационными входами соответствующих компараторов напряжения (КН) 4, управляющие входы БК 2 соединены с соответствующими группами выходов регистра 5, выходы КН 4 соединены с

первыми входами формирователя кодов (ФК) 6, первая группа выходов которого является третьими выходами устройства (кода модуля уровня входного напряжения), подключеными к первой группе информационных входов регистра 5, остальные группы выходов ФК 6 соединены с соответствующими группами информационных входов регистра 5; второй вход устройства (вход управления (запуска) соединен с первым входом триггера 7, выход которого является первым выходом устройства (выходом управления) и подключен ко второму управляющему входу регистра 5 и управляющему входу генератора тактовых импульсов (ГТИ) 8, выход которого соединен с стробирующими входами КН 4 и первым управляющим входом регистра 5, первая группа выходов которого соединена с вторыми входами ФК 6, последний выход которого подключен ко второму входу триггера 7; третий (аналоговый) вход устройства соединен с первым входом схемы выборки-хранения (СВХ) 9, ко второму входу (управления) которой подключен второй вход (управления) устройства, выход СВХ 9 подключен ко входу блока определения знака и инвертирования отрицательных напряжений (БОЗ И ИОН) 10, первый выход которого служит вторым выходом (знакового разряда) устройства, а второй выход подключен к группе вторых информационных входов КН 4.

Вход БОЗ И ИОН 10 соединен с входами второго аналогового ключа (АК) 11, инвертирующего усилителя постоянного тока (ИУПТ) 12 и неинвертирующим входом компаратора напряжения (КН) 13, выход последнего подключен к входу инвертора (Инв.) 14, входу управления второго АК 11 и второму выходу БОЗ И ИОН 10; выход ИУПТ 12 соединен со входом первого аналогового ключа (АК) 15, выход которого, вместе с выходом второго АК 11 образуют первый выход БОЗ И ИОН 10.

Делитель опорного напряжения 1 на основе резисторной матрицы R-2R предназначен для получения опорных напряжений, пропорциональных степени двойки. Так, например, если напряжение питания резисторной матрицы R-2R, входящей в ДОН 1, U_П=10 В и разрядность

аналого-цифрового преобразователя N=4, то с помощью резисторной матрицы R-2R должны быть сформированы 4 опорных напряжения U₃=5,0 В, U ₂=2,5 В, U₁=1,25B,U ₀=0,625B.

Блок ключей 2 содержит N коммутирующих элементов, которые замыкаются или размыкаются при подаче на соответствующий управляющий вход сигнала логической единицы или нуля, и предназначен для подачи на входы АС 3 одного и или нескольких опорных напряжений с ДОН 1 на основе резисторной матрицы R-2R.

Аналоговый сумматор 3 предназначен для формирования напряжения U_i, где i - номер АС 3, равного сумме подключенных к нему опорных напряжений. Например, если к входам первого АС 3 (верхнего по схеме) будут подключены с помощью БК 2 опорные напряжения U₃ и U₂ , то на выходе первого сумматора будет напряжение U₁=5,0+2,5=7,5 В.

Компаратор напряжения 4 предназначен для сравнения напряжения, поступающего с выхода соответствующего АС 3, с преобразуемым напряжением.

Регистр 5 предназначен для запоминания текущих кодов, поступающих с выхода ФК 6, в процессе подбора выходного кода.

Генератор тактовых импульсов 8 предназначен для синхронизации работы устройства. По переднему фронту импульсов, поступающих с ГТИ 8, происходит фиксация состояния КН 4, по заднему фронту происходит запись в регистр 5 кодов с выходов ФК 6.

Триггер 7 предназначен для фиксации начала процесса преобразования и его окончания. При подаче на его первый вход (вход управления устройства) сигнала "Пуск", триггер 7 устанавливается в единичное состояние и начинается процесс преобразования. При появлении сигнала логической единицы на последнем выходе ФК 6, триггер 7 устанавливается в нулевое состояние и процесс преобразования заканчивается.

Формирователь кодов 6 предназначен для реализации процесса подбора кода в процессе преобразования. Рассмотрим процесс подбора кода на одном

частном примере. Пусть разрядность АЦП равна четырем, и АЦП содержит два БК 2 и два АС 3 и соответственно два КН 4 (М=2). Каждый БК 2 содержит соответственно 4 коммутирующих элемента. Процесс подбора кода можно изобразить в виде графа, изображенного на фиг.4. В соответствии с фиг.4 первоначально на управляющих входах первого БК 2 (верхнего по схеме) устанавливается код числа 9 или в двоичном виде 1001 (младший разряд соответствует опорному напряжению U₀). Это означает, что к входам первого АС 3 будут подключены опорные напряжения U ₃ и U₀, и напряжение на выходе первого АС 3 будет равным U₁=5,0+0,625=5,625 В. На управляющие входы второго БК 2 (нижнего по схеме) подается код числа 6 (верхняя корневая вершина), или в двоичном виде 0110. К входам второго АС 3 будут подключены опорные напряжения U₂ и U ₁, и напряжение на выходе второго АС 3 будет равным U₂=2,5+1,25=3,75 В. На выходах КН 4 при этом в зависимости от входного напряжения возможны три комбинации:

00 - когда входное напряжение U_ВХ меньше напряжения, поступающего как с первого, так и второго аналоговых сумматоров 3(U_ВХ<U₁ и U_ВХ<U₂);

10 - когда входное напряжение больше напряжения, поступающего со второго аналогового сумматора 3, но меньше напряжения, поступающего с первого аналогового сумматора 3(U _ВХ<U₁ и U_ВХ>U₂);

11 - когда входное напряжение больше напряжения, поступающего как с первого, так и второго аналоговых сумматоров 3 (U_ВХ>U₁ и U_ВХ>U₂).

Далее в зависимости от значения кодов на выходе КН 4 происходит переход по соответствующей дуге графа. Например, при коде 00 происходит переход к вершине 2-5, и соответственно на управляющих входах БК 2 должны быть установлены коды 2 (нижний блок ключей 2) и 5 (верхний блок ключей 2). Процесс подбора кода прекращается по достижении висячей вершины. В качестве выходного кода, соответствующего входному напряжению U_ВХ , берется код, указанный на фиг.4.в прямоугольниках.

В таблице 1 показано, каким образом формирователь кодов 6 должен преобразовывать коды, поступающие на его входы.

Для примера рассмотрим 4, 5, 6 строки табл.1. В 4-м столбце табл.1 везде стоит цифра 9. Это означает, что на первых выходах регистра 5, которые подключены ко вторым входам формирователя кодов 6 установлен код, соответствующий цифре 9. При этом, если на выходе 1-го и 2-го компараторов напряжения 4 будут нули (4-я строка таблицы), то на первых выходах формирователя кодов 8 установится код, соответствующий числу 5 (4-я строка, 5-й столбец таблицы), а на вторых выходах установится код, соответствующий числу 2 (4-я строка, 6-й столбец таблицы). То есть организуется переход от вершины 6-9 к вершине 2-5 по дуге 00 (фиг.4). В последнем столбце 4-й строки (соответствующей значению сигнала на последнем выходе ФК 6) в данном случае стоит ноль, что указывает, что висячая вершина не достигнута и процесс преобразования должен быть продолжен.

Схема выборки-хранения 9 предназначена для выборки и хранения мгновенных значений уровня напряжения входного аналогового сигнала. При этом уровень напряжения на выходе схемы остается неизменным в течении всего цикла аналого-цифрового преобразования выбранного отсчета.

Блок определения знака и инвертирования отрицательных напряжений 10 призван определить знак (полярность) уровня напряжения входного сигнала и ретранслировать сигнал далее с единичным коэффициентом передачи, а в случае отрицательной полярности подвергнуть транслируемый сигнал инверсии.

БОЗ И ИОН 10 работает следующим образом.

КН 13, в зависимости от полярности входного сигнала, формирует положительный или отрицательный порог, играющий роль знакового разряда (логической единицы или нуля, поступающих на первый выход БОЗ И ИОН 10, и поступающих в последствии на второй выход (выход знакового разряда) устройства, а так же управляющего воздействия, поступающего на АК 15 через Инв. 14 и АК 11 непосредственно, то есть состояния АК 15 и АК 11 взаимообратны.

В случае поступления на вход БОЗ И ИОН 10 сигнала положительной полярности:

- КН 13 формирует положительный потенциал;

- на первый выход БОЗ И ИОН 10 поступает сигнал с уровнем логической единицы;

- АК 11 переводится в открытое состояние, АК 15 - закрытое;

- входной сигнал транслируется на второй выход БОЗ И ИОН 10.

В случае поступления на вход БОЗ И ИОН 10 сигнала отрицательной полярности:

- КН 13 формирует отрицательный потенциал;

- на первый выход БОЗ И ИОН 10 поступает сигнал с уровнем логического нуля;

- АК 11 переводится в закрытое состояние, АК 15 - открытое;

- входной сигнал, инвертированный ИУПТ 12 транслируется на второй выход БОЗ И ИОН 10.

Таким образом, БОЗ И ИОН 10 фактически формирует знак и модуль транслируемого сигнала.

АЦП работает следующим образом. (Рассмотрим алгоритм работы устройства при выполнении процедуры подбора кода в соответствии с фиг.4 для следующего конкретного случая. Разрядность АЦП - N=4. Устройство содержит два БК 2, два АС 3 и два КН 4 (М=2). Напряжение питания, подключенное к ДОН 1 на основе резисторной матрицы R-2R, равно U_П=10 B. С помощью ДОН 1 будут сформированы четыре дополнительных опорных напряжения: U₃=5,0 В, U₂=2,5 В, U₁=1,25 В, U₀=0,625 В. Пусть на вход АЦП подан сигнал, описывающий быстропротекающий процес, уровень напряжения зафиксированный СВХ U _ВХ=3,2 В.)

На аналоговый вход устройства поступает измеряемый сигнал (U_ВХ), фиг.3а. На вход управления устройства поступает импульс запуска («Пуск») длительностью t₀÷t₁ (фиг.3б).

Поступление импульса «Пуск» обепечивает:

- запоминание уровня входного сигнала U_ВХ CBX 9;

- перевод триггера 7 в единичное состояние (фиг.3в).

Одновременно с этим, БОЗ И ИОН 10 приступает к анализу уровня, запоминаемого CBX 9. К моменту времени t₁ (фиг.3.б), CBX 9 завершает процесс запоминания. В общем случае, интервал t₀÷t₁ (фиг.3.б) исчисляется единицами нс. (В АЦП AD9059 апертурное время составляет 2,7 нс. (http://www.gaw.ru/pdf/AD/adc/ ad9059.pdf), время выборки встроенной схемы выборки-хранения составляет 1 нc. (www.compitech.ru/html.cgi/arhiv/00_01/stat_34. htm)).

К моменту времени t₂ (фиг.3.г) напряжение на первом (сигнал знака полярности отсчета входного сигнала) и втором (напряжение модуля уровня входного сигнала) выходах БОЗ И ИОН 10 стабилизируется. В общем случае, интервал t₁÷t₂ (фиг.3.г) исчисляется долями нc. Он определяется прежде всего задержкой, создаваемой ИУПТ 12 (причем, именно временем дополнительного нарастания переходной характеристики ИУПТ 12 с момента t ₁ до момента t₂), (например, сверхскоростной усилитель AD8009 характеризуется скоростью нарастания выходного сигнала 5500 В/мкс, THS3001 - 6500 В/мкс.(Г. Волович. Широкополосные интегральные усилители. htttp://www.PLATAN.ru/shem/pdf/str27-1sx.pdf)), так как быстродействие современных компараторов сравнимо с быстродействием CBX, и к моменту времени t₂, АК 15 и 11 уже находятся в заданном состоянии. Иначе говоря, задержка, вносимая БОЗ И ИОН 10, пренебрежимо мала.

При переходе триггера 7 в единичное состояние, момент t₀ (фиг.3.в) на его выходе появляется уровень, соответствующий логической единице. При поступлении переднего фронта перепада напряжения с выхода триггера 7 на первый управляющий вход (вход обнуления) регистра 5, он установится в нулевое состояние. При этом, учитывая типовую структуру регистра 5 и стандартизованное быстродействие, задержка установления в нулевое состояние регистра 5 будет не менее интервала t₁÷t ₀ (фиг.3.д). На первой группе выходов регистра 5 установится код нуля, который поступит на вторые входы ФК 6. Согласно таблице (строки 1-3), независимо от кода на выходе компараторов напряжения 4, на первой группе выходов ФК 6 появится код числа 9 (строки 1-3, столбец 5 табл.1), а на второй группе выходов - код числа 6 (строки 1-3, столбец 6 таблицы).

При этом, учитывая типовую структуру ФК 8 и его стандартизованное быстродействие, задержка установления кода числа 9(6) будет гарантированно больше интервала t₂÷t₁ (фиг.3.д).

После перехода триггера 7 в единичное состояние, уровень логической единицы с его выхода поступает также на управляющий вход ГТИ 8, и с его выхода начинают поступать импульсы на второй управляющий вход (вход записи) регистра 5. В регистр 5 по заднему фронту первого импульса с генератора импульсов 8 по первой группе входов будет записан код числа 9, а по второй группе входов - код числа 6. Это соответствует корневой вершине 6-9 графа на фиг.4.

Код числа 9 с первых выходов регистра 5 поступит на управляющие входы первого БК 2 (верхнего по схеме) и к входам первого АС 3 будут подключены опорные напряжения U₃ и U₀, и напряжение на выходе первого аналогового сумматора будет равным U₁=5,0+0,625=5,625 В.

Со вторых выходов регистра 5 на управляющие входы второго БК 2 (нижнего по схеме) поступит код числа 6 и к входам второго АС 3 будут подключены опорные напряжения U₂ и U₁ , и напряжение на выходе второго аналогового сумматора 3 будет равным U₂=2,5+1,25=3,75 В.

С помощью КН 4 производится сравнение напряжений, поступающих с выходов соответствующих АС 3 с входным напряжением U_ВХ=3,2 В, поступающего с выхода БОЗ И ИОН 10.

При этом следует отметить, учитывая типовые структуры триггера 7, регистра 5, ФК 6, БК 2, АС 3 и их стандартизованное быстродействие, задержка подачи напряжения с выхода АС 3 на КН 4 будет гарантированно больше интервала t ₂÷t₀ (фиг.3.д) установления напряжения на выходе БОЗ И ИОН 10.

С приходом следующего импульса с ГТИ 8 на стробирующие входы КН 4, по переднему фронту этого импульса производится фиксация результатов сравнения. В данном случае входное напряжение меньше напряжения на выходе и первого и второго АС 3, и на выходе КН 4 установится уровень логического нуля.

Итак, на первых входах ФК 6 установится комбинация 00, а на вторых выходах - код числа 9 (с первой группы выходов регистра 5). В соответствии с таблицей (строка 4) после этого на первых выходах ФК 6 установится код числа 5 (строка 4, столбец 5 таблицы), а на вторых выходах - код числа 2 (строка 4, столбец 6 таблицы). На фиг.4 это соответствует переходу из вершины 6-9 в вершину 2-5 по условию 00. По заднему фронту второго импульса с ГТИ 8 коды чисел 2 (двоичный код 0010) и 5 (двоичный код 0101) будут записаны в соответствующие разряды регистра 5, которые в дальнейшем поступят на управляющие входы соответствующих БК 2. На выходе первого АС 3 (верхнего по схеме) появится напряжение U₁=U₂+U₀ =2,5+0,625=3,125 В, а на выходе второго АС 3 (нижнего по схеме) появится напряжение U₂=U₁=1,25 В. В данном случае имеем U_ВХ>U₁ и U_ВХ>U₂. Следовательно, на выходе компараторов напряжения 4 будет комбинация 11. Учитывая, что на вторых входах формирователя кодов 6 установлен код числа 5, то на первых выходах формирователя кодов 6 появится код числа 5 (строка 9 таблицы). При этом на последнем выходе формирователя кодов 6 установится уровень, соответствующий логической единице (строка 9, столбец 7 таблицы). Этот сигнал поступит на второй вход триггера 7 и установит его в нулевое состояние. На выходе триггера установится уровень, соответствующий логическому нулю, который выключит генератор тактовых импульсов 8. Процесс преобразования напряжения, поступающего со второго выхода БОЗ И ИОН 10 в код на этом закончится.

На выход устройства поступит результат преобразования:

- с выхода триггера 7 - высокий потенциал, сигнализирующий о конце преобразования;

- с первого выхода БОЗ И ИОН 10 - код знака полярности входного аналогового сигнала;

- с первых выходов формирователя кодов 6 - код числа 6 (код уровня модуля напряжения входного сигнала);

Иными словами, в момент t₄ (момент поступления на выход управления устройства сигнала «Конец преобразования»), фиг.3.в, на выходе устройства формируется m-разрядный код. Старший разряд которого несет информацию о полярности входного сигнала, остальные (m-1) разрядов являются кодом уровня модуля напряжения входного сигнала.

Увеличивая количество БК 2 и АС 3, можно повысить быстродействие устройства. На фиг.5 в виде графа показан алгоритм подбора кода для АЦП, содержащего 4 БК, 4 АС и 4 КН. В этом случае коды 6, 7, 8 могут быть получены в течение одного такта работы устройства, коды 2, 3, 4, 5, 9, 10, 11, 12 за два такта, и коды 0, 1, 13, 14, 15 за три такта устройства.

Введение СВХ 9 и БОЗ И ИОН 10 не вносит дополнительной задержки в процесс подбора кода, то есть не снижает быстродействия АЦП, а более того их использование способствует упрощению устройства или повышению его быстродействия при одновременном повышении точности аналого-цифрового преобразования быстропротекающих процессов.

Последнее обусловлено тем, что в предлагаемом устройстве, в отличие от прототипа, удалось избежать методических погрешностей преобразования, а именно благодаря введению в состав устройства схемы выборки-хранения 9 удалось избежать изменения уровня напряжения входного сигнала в ходе преобразования быстропротекающих процессов, а значит, удалось достичь повышения точности аналого-цифрового преобразования быстропротекающих процессов.

Введение в состав устройства БОЗ И ИОН 10 в случае аналого-цифровой обработки двухполярных сигналов:

а) с сохранением заданного числа БК 2, АС 3 и КН 4, приводит к сокращению интервала времени подбора кода (интервала t₃÷t ₄, фиг.3.д) как минимум, на один такт, а значит фактически и повышению быстродействия АЦП;

б) с сохранением заданного быстродействия, приводит к возможности сокращения числа БК 2, АС 3 и КН 4, то есть имеет место упрощение устройства.

В любом случае, введение в состав устройства БОЗ И ИОН 10, при аналого-цифровой обработке двухполярных сигналов, приводит:

а) к увеличению разрядности АЦП на один разряд (старший разряд кода, несущий информацию о полярности входного сигнала, формирует БОЗ И ИОН 10);

б) к возможности пересчета динамического диапазона входных сигналов и шага квантования КН 4 (увеличению их в два раза), что способствует существенному увеличению точности аналого-цифрового преобразования входных сигналов в связи с повышением помехоустойчивости КН 4;

в) упрощению АЦП, ввиду необходимости использования в составе ДОН 1 только одного высокостабильного источника напряжения (вместо двух как в прототипе).

То есть имеет место как повышение точности аналого-цифрового преобразования, прежде всего, быстропротекающих процессов, так и упрощение устройства или повышение быстродействия.

1. Аналого-цифровой преобразователь, содержащий делитель опорного напряжения (резисторная матрица R-2R), М (М<2 ^N) компараторов напряжения, где N - разрядность аналого-цифрового преобразователя, М блоков ключей, М аналоговых сумматоров, триггер, генератор тактовых импульсов, регистр и формирователь кодов, при этом вход делителя опорного напряжения является первым входом устройства и предназначен для подключения источника опорного напряжения, одноименные входы М блоков ключей объединены и подключены к соответствующим выходам делителя опорного напряжения, а выходы соединены с входами соответствующих аналоговых сумматоров, выходы которых соединены с информационными входами соответствующих компараторов напряжения, управляющие входы блоков ключей соединены с соответствующими группами выходов регистра, выходы компараторов напряжения соединены с первыми входами формирователя кодов, первая группа выходов которого является третьими выходами устройства (кода модуля уровня входного напряжения) подключенными к первой группе информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра, первый вход триггера является вторым входом устройства (входом управления (запуска)), выход триггера, являющийся первым выходом устройства (выходом управления), подключен ко второму управляющему входу регистра и управляющему входу генератора тактовых импульсов, выход которого соединен с стробирующими входами компараторов напряжения и первым управляющим входом регистра, первая группа выходов которого соединена с вторыми входами формирователя кодов, последний выход которого подключен ко второму входу триггера, отличающийся тем, что в устройство введены схема выборки-хранения, блок определения знака и инвертирования отрицательных напряжений, причем вход схемы выборки-хранения подключен к третьему (аналоговому) входу устройства, а вход управления - ко второму входу (управления) устройства, выход схемы выборки-хранения подключен ко входу блока определения знака и инвертирования отрицательных напряжений, первый выход которого служит вторым выходом (знакового разряда) устройства, а второй выход подключен к группе вторых информационных входов компараторов напряжения.

2. Аналого-цифровой преобразователь по п.1, отличающийся тем, что блок определения знака и инвертирования отрицательных напряжений содержит два аналоговых ключа, инвертирующий усилитель постоянного тока, компаратор, инвертор, вход блока определения знака и инвертирования отрицательных напряжений соединен с входами второго аналогового ключа, инвертирующего усилителя постоянного тока и неинвертирующим входом компаратора, выход последнего подключен к входу инвертора, входу управления второго аналогового ключа и первому выходу блока определения знака и инвертирования отрицательных напряжений, выход инвертирующего усилителя постоянного тока соединен со входом первого аналогового ключа, выход которого, вместе с выходом второго аналогового ключа образуют второй выход блока определения знака и инвертирования отрицательных напряжений.