|
1. Устройство преобразования сигналов биимпульсное, содержащее блок приемников сопряжения, вход которого соединен с первым входом устройства, блок передатчиков сопряжения, выход которого соединен с первым выходом устройства, блок линейный передатчика, выход которого соединен со вторым выходом устройства, блок линейный приемника, вход которого соединен со вторым входом устройства, блок кодера биимпульсного сигнала, первый и второй выходы которого соединены соответственно с входом блока линейного передатчика и первым входом блока передатчиков сопряжения, блок декодера биимпульсного сигнала, первый и второй входы которого соединены соответственно с третьим выходом блока кодера биимпульсного сигнала и выходом блока линейного приемника, а первый выход - со вторым входом блока передатчиков сопряжения, блок генератора тактовой частоты с делителем, два первых выхода которого соединены соответственно с первым входом блока кодера биимпульсного сигнала и третьим входом декодера биимпульсного сигнала, отличающееся тем, что устройство дополнительно содержит блок буферный, три входа которого соединены соответственно с входом блока приемников сопряжения, выходом генератора тактовой частоты с делителем и вторым выходом блока декодера биимпульсного сигнала, а два выхода соединены соответственно с третьим входом блока передатчиков сопряжения и вторым входом блока кодера биимпульсных сигналов. 2. Устройство по п.1, отличающееся тем, что блок буферный содержит первую схему НЕ, вход которой соединен с первым входом блока буферного (Ц103), первый входной регистр, первый вход которого соединен с выходом первой схемы НЕ, второй входной регистр, первый вход которого соединен с первым выходом первого входного регистра, третий входной регистр, первый вход которого соединен с выходом второго входного регистра, третью схему НЕ, выход которой соединен со вторым входом третьего входного регистра, второй триггер, первый вход которого соединен с первым входом блока буферного (Ц103), третий триггер, первый вход которого соединен с выходом второго триггера, а выход - со вторым входом второго триггера, первый формирователь импульсов, вход которого соединен с выходом второго триггера, а выход - с третьим входом второго триггера, третий счетчик, первый вход которого соединен с выходом третьего триггера, а выход - со вторыми входами третьего триггера и второго входного регистра, четвертый счетчик, три входа которого соединены соответственно с первым выходом четвертого счетчика, вторым входом блока (fp) и выходом первого формирователя импульсов, а второй выход - со вторым входом первого входного регистра, седьмой триггер, первый вход которого соединен с выходом третьего входного регистра, восьмой триггер, первый вход которого соединен с выходом третьего счетчика, десятый триггер, первый вход которого соединен с выходом седьмого триггера, а выход с первым выходом блока буферного, вторую схему НЕ, первый счетчик, первый вход которого соединен с выходом второй схемы НЕ, четвертую схему НЕ, вход которой соединен с третьим входом блока буферного, третьим входом третьего входного регистра, вторыми входами седьмого и десятого триггеров, четвертый триггер, первый вход которого соединен с выходом первого счетчика, а выход с входом второй схемы НЕ, четвертую схему НЕ, вход которой соединен с третьим входом блока буферного, первую схему ИЛИ, три входа которой соединены соответственно с выходом четвертой схемы НЕ, выходом четвертого триггера и выходом восьмого триггера, второй формирователь импульсов, вход которого соединен с выходом первой схемы ИЛИ, а выход с третьим входом второго входного регистра, входом третьей схемы НЕ, третьим входом седьмого триггера, вторым входом восьмого триггера и вторым входом четвертого триггера, первый триггер, два входа которого соединены соответственно с выходом третьего счетчика и выходом второго формирователя импульсов, первую схему И, первый вход которой соединен с выходом первого триггера, второй счетчик, два первых входа которого соединены соответственно с выходом первой схемы И и третьим входом блока буферного, пятый триггер, первый вход которого соединен с выходом второго счетчика, шестой триггер, два первых входа которого соединены соответственно с выходами второго счетчика и пятого триггера, а выход - с третьими входами пятого и шестого триггеров, девятый триггер передачи, два входа которого соединены соответственно с выходом шестого триггера и второго счетчика, а выход - со вторым входом первой схемы И, третьим входом пятого триггера и вторым выходом блока буферного (Ц106), третьи входы первого, второго и третьего счетчиков используются для установки исходного состояния. 
|
