Устройство для перебора перестановок

Авторы патента:

G06F7/76 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

Полезная модель относится к области вычислительной техники и предназначено для решения комбинаторных задач, а также может быть использовано для решения задач целочисленного линейного программирования и генерации кодовых последовательностей. Техническим результатом полезной модели является увеличение быстродействия устройства, уменьшение аппаратных затрат и повышение надежности устройства. Указанный результат достигается за счет того, что устройство содержит n регистров (n - число переставляемых кодов), (n-1) счетчиков, группу из (n-2) элементов И, первую группу из (n-3) элементов ИЛИ, вторую группу из n элементов ИЛИ, группу из (n-1) двухвходовых мультиплексоров по m разрядов каждый (m - разрядность переставляемых кодов), триггер разрешения, триггер окончания работы, тактовый вход устройства, вход начальной установки, вход пуска устройства, входная m разрядная шина данных, вход разрешения записи, n выходов устройства по m разрядов и выход окончания работы устройства. 1 ил., 2 табл.

Известно устройство для перебора перестановок (RU 2012054 C1, МПК G06F 15/419, G06F 15/20, заявлено 01.07.1991, опубликовано 30.04.1994), содержащее две группы из n регистров (n - максимальная длина генерируемых перестановок), блок выбора минимального числа, два дешифратора, два мультипликатора, две группы элемента ИЛИ, группу из n сумматоров, n блоков деления, три группы элементов задержки и группу элементов И. Устройство реализует процедуру преобразования исходного числа m в однозначно соответствующую ему перестановку исходных, предварительно пронумерованных числами 1, 2, , k элементов.

Недостатками данного устройства является большой объем оборудования и низкое быстродействие.

Известно устройство для перебора перестановок (SU 1410056 A1, G06F 15/20, заявлено 03.11.1986, опубликовано 15.07.1988, Бюл. 26), содержащее блок управления для формирования множества чисел в соответствии с выбранным вариантом перестановки и шагом работы, который содержит n регистров (n - длина перестановок), n ключей, элемент задержки, дешифратор и схему выбора минимального числа, и блок декодирования предназначенный для преобразования заданного натурального числа в соответствующую ему перестановку, который содержит регистр, две группы по n регистров, n блоков деления, n сумматоров, две группы по n элементов задержек, два элемента ИЛИ, группу из n ключей, а также вход пуска, информационный вход и группу из n информационных выходов.

Недостатками данного устройства является большой объем оборудования и низкое быстродействие.

Наиболее близким устройством того же назначения к заявленной полезной модели по совокупности признаков является, принятое за прототип, устройство для перебора перестановок (SU 1397933 A, G06F 15/20, заявлено 04.11.1986, опубликовано 23.05.1988, Бюл. 19), содержащее n регистров (n - число переставляемых кодов), (n-1) счетчиков, две группы из (n-2) элементов И, две группы элементов ИЛИ, три элемента задержки, элемент И, элемент ИЛИ, группу из (n-1) триггеров, группу из (n-1) элементов запрета, четыре группы по 2m элементов И (m - разрядность переставляемых кодов), четыре группы по m элементов ИЛИ, тактовый вход устройства, вход начальной установки, n выходов устройства по m разрядов и выход окончания работы устройства, причем выход переноса каждого счетчика, кроме последнего, соединен со счетным входом последующего счетчика.

К причинам, препятствующим достижению указанного ниже технического результата, относятся большие аппаратные затраты и связи между ними, что приводит к снижению быстродействия, уменьшению надежности и усложнению устройства.

Техническим результатом изобретения является увеличение быстродействия устройства, уменьшение аппаратных затрат и повышение надежности устройства.

Указанный технический результат при осуществлении полезной модели достигается тем, что в устройство для перебора перестановок содержащее n регистров (n - число переставляемых кодов), (n-1) счетчиков, группу из (n-2) элементов И, первую группу из (n-3) элементов ИЛИ, вторую группу из n элементов ИЛИ, тактовый вход устройства, вход начальной установки, n выходов устройства по m разрядов (m - разрядность переставляемых кодов) и выход окончания работы устройства,

дополнительно введены группа из (n-1) двухвходовых мультиплексоров по m разрядов каждый, триггер разрешения, триггер окончания работы, вход пуска устройства, входная m разрядная шина данных и вход разрешения записи,

причем каждый из n регистров содержит по m разрядов, выходы n регистров являются n выходами устройства, у каждого i-го счетчика модуль счета (i+1) (i=1, 2, ,(n-1)),

выход переноса каждого счетчика, кроме последнего, соединен с входом разрешения последующего счетчика, а также соединен со вторыми инверсными входами соответствующих (n-2) элементов И группы, первые входы со второго до (n-2) элементов И группы соединены соответственно с выходами переносов с первого до (n-3) счетчиков,

выходы (n-3) элементов И группы, кроме последнего, соединены с первыми входами соответствующих элементов ИЛИ первой группы,

выход каждого нечетного элемента И группы, начиная с третьего, соединен с соответствующими входами предыдущих нечетных элементов ИЛИ первой группы, выход каждого четного элемента И группы, начиная с четвертого, соединен с соответствующими входами предыдущих четных элементов ИЛИ первой группы, выход предпоследнего (n-2) счетчика соединен с соответствующими входами предыдущих нечетных элементов ИЛИ первой группы при четном значении числа n или с соответствующими входами предыдущих четных элементов ИЛИ первой группы при нечетном значении числа n,

выходы переноса каждого счетчика, кроме последнего, также соединены с первыми входами соответствующих элементов ИЛИ второй группы, начиная с третьего, первый вход первого элемента ИЛИ второй группы соединен с выходом первого элемента ИЛИ первой группы, первый вход второго элемента ИЛИ второй группы соединен с выходом триггера разрешения, который также соединен с первым входом первого элемента И группы, а также входом разрешения первого счетчика,

вторые входы каждого элемента ИЛИ второй группы соединены с входом разрешения записи, который также соединен с адресным входом первого мультиплексора группы, выходы каждого элемента ИЛИ второй группы соединены с входами разрешения соответствующих n регистров, информационные входы данных (n-1) регистров, кроме последнего, соединены с соответствующими выходами одноименных разрядов мультиплексоров группы, информационные входы данных последнего n-го регистра соединены с соответствующими выходами одноименных разрядов предпоследнего (n-1)-го регистра,

входная m разрядная шина данных соединена со вторыми входами одноименных разрядов первого мультиплексора группы, первые входы первого мультиплексора группы соединены с выходами одноименных разрядов второго регистра,

первые входы мультиплексоров группы, начиная со второго, соединены с выходами одноименных разрядов соответствующих предыдущих (n-2) регистров, кроме двух последних, вторые входы мультиплексоров группы, начиная со второго, соединены с одноименными разрядами соответствующих последующих (n-2) регистров, начиная с третьего,

выходы (n-4) элементов ИЛИ первой группы, кроме первого, соединены с адресными входами соответствующих (n-4) мультиплексоров группы, начиная со второго кроме двух последних, выход последнего (n-2)-го элемента И группы также соединен с адресными входами предпоследнего (n-2)-го мультиплексора группы, а адресные входы последнего (n-1)-го мультиплексора группы соединены с выходом переноса предпоследнего (n-2)-го счетчика,

тактовый вход устройства соединен с входами синхронизации n регистров, (n-1) счетчика, триггера разрешения и триггера окончания работы,

вход начальной установки устройства соединен с входами синхронной установки в нулевое состояние вторыми входами триггера разрешения и триггера окончания работы, вторыми входами (n-1) счетчиков,

вход пуска устройства соединен с третьим входом синхронной установки в единичное состояние триггера разрешения,

выход переноса последнего (n-1)-го счетчика соединен с первым входом синхронной установки в нулевое состояние триггера разрешения и с первым входом синхронной установки в единичное состояние триггера окончания работы, выход которого является выходом окончания работы устройства.

На фиг. 1 представлена схема предлагаемого устройства для перебора перестановок для случая семи переставляемых кодов (элементов) при n=7.

На фиг. 1 приняты следующие обозначения:

1₁, 1₂, , 1₆ - (n-1) счетчиков,

2₁, 2₂, , 2₅ - группа из (n-2) элементов И,

3₁, 3₂, , 3₄ - первая группа из (n-3) элементов ИЛИ,

4₁, 4₂, , 4₆ - группа из (n-2) двухвходовых мультиплексоров по m разрядов каждый,

5₁, 5₂ , , 5₇ - вторая группа из n элементов ИЛИ,

6₁, 6₂, ..., 6₇ - n регистров m разрядов каждый,

7₁ , 7₂, ..., 7₇ - n выходов устройства по m разрядов каждый,

8 - триггер разрешения,

9 - триггер окончания работы,

10 - входная m разрядная шина данных,

11 - вход разрешения записи,

12 - вход пуска устройства,

13 - вход начальной установки,

14 - тактовый вход устройства,

15 - выход окончания работы устройства.

Вход начальной установки устройства 13 соединен с входами синхронной установки в нулевое состояние вторыми входами триггера разрешения 8 и триггера окончания работы 9, вторыми входами (n-1) счетчиков 1₁, 1₂, , 1₆.

Тактовый вход устройства 14 соединен с входами синхронизации n регистров 7₁ , 7₂, , 7₇, (n-1) счетчика 1₁, 1₂ , , 1₆, триггера разрешения 8 и триггера окончания работы 9.

Вход пуска устройства 12 соединен с третьим входом синхронной установки в единичное состояние триггера разрешения 8.

У каждого i-го счетчика модуль счета (i+1) (i=1, 2, , (n-1)). При n=7 для первого счетчика Сч1 (1₁ ) - модуль M=2, второго счетчика Сч2 (1₂) - M=3, , шестого счетчика Сч₆ (1₆) - M=7. Выходы n регистров 6₁, 6₂, , 6₇ являются n выходами устройства 7₁ , 7₂, , 7₇ по m разрядов каждый.

Выход переноса каждого счетчика 1₁, 1₂, , 1₅, кроме последнего 1₆, соединен с входом разрешения последующего счетчика 1₂, , 1₆, а также соединен со вторыми инверсными входами соответствующих (n-2) элементов И группы 2₁ , 2₂, , 2₅, первые входы со второго до (n-2) элементов И группы 2₂, , 2₅ соединены соответственно с выходами переносов с первого до (n-3) счетчиков 1₁, 1₂, , 1₄.

Выходы (n-3) элементов И группы 2₁, 2₂, , 2₄, кроме последнего 2$, соединены с первыми входами соответствующих элементов ИЛИ первой группы 3₁ , 3₂, , 3₄. Выход каждого нечетного элемента И группы 2, начиная с третьего 2₃, соединен с соответствующими входами предыдущих нечетных элементов ИЛИ первой группы 3, выход каждого четного элемента И группы 2, начиная с четвертого 2₄, соединен с соответствующими входами предыдущих четных элементов ИЛИ группы. Выход предпоследнего (n-2) счетчика 1₅ соединен с соответствующими входами предыдущих нечетных элементов ИЛИ первой группы 3 при четном значении числа n или с соответствующими входами предыдущих четных элементов ИЛИ первой группы 3 при нечетном значении числа n.

Выходы переноса каждого счетчика 1₁, 1₂, , 1₅, кроме последнего 1₆, также соединены с первыми входами соответствующих элементов ИЛИ второй группы 5₃, , 5₇, начиная с третьего. Первый вход первого элемента ИЛИ второй группы 5₁ соединен с выходом первого элемента ИЛИ первой группы 3₁. Первый вход второго элемента ИЛИ второй группы 5₂ соединен с выходом триггера разрешения 8, который также соединен с первым входом первого элемента И группы 2₁, а также входом разрешения первого счетчика 1.

Вторые входы каждого элемента ИЛИ второй группы 5₁, 5₂, , 5₇ соединены с входом разрешения записи 11, который также соединен с адресным входом первого мультиплексора группы 4₁. Выходы каждого элемента ИЛИ второй группы 5₁, 5₂, , 5₇ соединены с первыми входами разрешения соответствующих n регистров 6₁, 6₂, , 6₇. Информационные входы данных (n-1) регистров 6₁, 6₂, , 6₆, кроме последнего регистра 6₇ , соединены с соответствующими выходами одноименных разрядов мультиплексоров группы 4₁, 4₂, , 4₆. Информационные входы данных последнего n-го регистра 67 соединены с соответствующими выходами одноименных разрядов предпоследнего (n-1)-го регистра 6₆.

Входная m разрядная шина данных 10 соединена со вторыми входами одноименных разрядов первого мультиплексора группы 4₁ , первые входы первого мультиплексора группы 4₁ соединены с выходами одноименных разрядов второго регистра 6₂ .

Первые входы мультиплексоров группы 4₂ , , 4₆, начиная со второго, соединены с выходами одноименных разрядов соответствующих предыдущих (n-2) регистров 6₁, 6₂, , 6₅, кроме двух последних, вторые входы мультиплексоров группы 4₂, , 4₆, начиная со второго, соединены с одноименными разрядами соответствующих последующих (n-2) регистров 6₃ , , 6₇, начиная с третьего.

Выходы (n-4) элементов ИЛИ первой группы 3₂, , 3₄, кроме первого, соединены с адресными входами соответствующих (n-4) мультиплексоров группы 4₂, , 4₄, начиная со второго и кроме двух последних 4₅ и 4₆, выход последнего (n-2)-го элемента И группы 2₅ также соединен с адресными входами предпоследнего (n-2)-го мультиплексора группы 4₅, а адресные входы последнего (n-1)-го мультиплексора группы 4₆ соединены с выходом переноса предпоследнего (n-2)-го счетчика 1₅ .

Выход переноса последнего (n-1)-го счетчика 1₆ соединен с первым входом синхронной установки в нулевое состояние триггера разрешения 8 и с первым входом синхронной установки в единичное состояние триггера окончания работы 9, выход которого является выходом окончания работы устройства 15.

Принцип работы устройства состоит в следующем.

Каждая очередная перестановка получается из предыдущей перестановки путем обмена элементами (кодами) между соседними элементами, причем последовательность обмена изменяется по строго определенной закономерности.

Рассмотрим алгоритм работы устройства на примере перестановок четырех элементов (кодов) при n=4. Предположим, что элементы перестановок соответствуют кодам 1, 2, 3, 4, которые записываются в четыре первых регистра 6₁, 6₂, 6₃, 6₄. Тогда для данных четырех элементов получим 4!=24 перестановки, приведенные в таблице 1. Стрелками показаны регистры, между которыми проводится обмен кодами для получения очередной перестановки. Кроме того, в таблице 1 приведены состояния счетчиков второго Сч2 (1₂) по модулю M=3 и третьего Сч3 (1₃) по модулю М=4, а также значения сигналов переносов трех счетчиков: Сч1 (1₁) перенос П2, Сч2 - П6, Сч3 - П24.

Из приведенной в таблице 1 последовательности перестановок следует, что в каждых первых пяти из шести перестановок обмен между первым 6₁ и вторым регистрами 6₂ проводится через одну перестановку, при нулевом сигнале переноса П2=0 младшего первого счетчика Сч1 (1₁), а обмен между вторым 6₂ и третьим 6₃ регистрами проводится через одну перестановку при единичном сигнале переноса П2=1 младшего первого счетчика Сч1 (1₁). В каждой шестой перестановке при единичном сигнале переноса П2=1 младшего первого счетчика Сч1 (1₁) и П6=1 второго счетчика Сч2 (1₂) проводится одновременный обмен между двумя парами регистров: первым 6₁ - вторым 6₂ и третьим 6₃ - четвертым 6₄. В 24-й перестановке при n=4 формируется единичный сигнал ГОТОВ окончания перестановок.

Из приведенного примера следует, что обмен регистра 6_j (j=2, , n) с последующим регистром 6_j+1 выполняется при единичном сигнале переноса П=1 соответствующего счетчика 1_j-1 и при нулевом сигнале переноса П=0 следующего счетчика 1_j, а также проводится обмен между соседними предыдущими парами младших регистров, начиная с регистра 6_j-1. Если нет пары для младшего регистра 6₁, то его состояние не меняется.

Данное правило может быть экстраполировано на большее число переставляемых элементов n>4. В таблице 2 приведена последовательность перестановок для семи элементов n=7, при этом общее число перестановок составит 7!=5040. Из таблицы 2 видно, что обмен между четвертым 6₄ и пятым 6₅ регистрами проводится через 24 перестановки, при единичном сигнале переноса П24=1 третьего счетчика Сч3 (1₃) и нулевом сигнале переноса П120=0 четвертого счетчика Сч4 (1₄) и одновременно проводится обмен между третьим 6₃ и вторым 6₂ регистрами, а состояние первого регистра 6₁ сохраняется.

Аналогично для каждой 120-й перестановки при переносах П120=1 и П720=0 будет проводиться обмен между шестым и пятым, четвертым и третьим, вторым и первым регистрами. Аналогично для каждой 720-й перестановки при переносах П720=1 и П5040=0 будет проводиться обмен между седьмым и шестым, пятым и четвертым, третьим и вторым регистрами, и сохранением состояния первого регистра. В 5040-й перестановке при n=7 формируется единичный сигнал ГОТОВ окончания перестановок и значения всех регистров возвращаются к первой перестановке.

Из таблиц 1 и 2 видно, что на каждом шаге в обмене участвует второй регистр 6₂, который обменивается или с первым регистром 6₁, или с третьим регистром 6₃.

Предлагаемое устройство для перебора перестановок работает следующим образом.

При подаче сигнала на вход начальной установки устройства 13 в нулевое состояние устанавливаются триггер разрешения 8, триггер окончания работы 9, все счетчики 1₁, 1₂ , , 1₆.

Тактовые импульсы постоянно поступают на входы синхронизации счетчиков, регистров и триггеров, режимы работы которых задаются сигналами на соответствующих входах управления.

Перед началом работы устройства подается единичный сигнал на вход разрешения записи 11 и на входной m разрядной шине данных 10 последовательно задаются значения переставляемых элементов (кодов), которые будут записаны в регистры 6₇ , 6₆, , 6₁. Значения кодов задаются в порядке записи со старшего регистра, например, коды 7, 6, 5, 4, 3, 2, 1, так как запись в регистры выполняется последовательным сдвигом данных между регистрами от первого 6₁ к последнему 6₇. Данный сдвиг осуществляется при последовательном задании кодов исходной перестановки на вторые входы первого мультиплексора 4₁, так как на его адресном входе установлен единичный сигнал с входа 11, и через первые входы остальных мультиплексоров 4₂, , 4₆, на адресных входах которых установлен нулевой сигнал. Запись в регистры выполняется за n тактов, в течение которых на входе разрешения записи 11 удерживается единичный сигнал и в каждом из тактов на входной шине данных 10 устанавливается значение кода одного из переставляемых элементов. Например, в схеме устройства при n=7, приведенной на фиг. 1, через семь тактов на регистрах 6₇, 6₆, , 6₁ и выходах устройства 7₇, 7₆, , 7₁ будут зафиксированы коды 7, 6, 5, 4, 3, 2, 1.

Работа устройства начинается после подачи сигнала ПУСК на вход устройства 12, по которому синхронно с тактовым импульсом 14 устанавливаются в единичное состояние выход триггера разрешения 8, который соединен с входом разрешения счета первого счетчика 1₁. При этом единичный сигнал с выхода триггера управления 8 через элемент И 2₁, элемент ИЛИ 3₁, элемент ИЛИ 5₁ разрешает запись в первый регистр 6₁ информации, поступающей из второго регистра 6₂ через первые входы первого мультиплексора 4₁, а также через элемент ИЛИ 5₂ запись во второй регистр 6₂ информации поступающей из первого регистра 6₁ через первые входы второго мультиплексора 4₂. Обмен кодами между первым 6₁ и вторым 6₂ регистрами выполняется по фронту первого тактового импульса 14 и на выходах устройства 7₇, 7₆, , 7₁ будут установлены значения второй перестановки 7, 6, 5, 4, 3, 1, 2. Одновременно срабатывает первый счетчик 1₁, модуль которого М=2, поэтому на выходе переноса установится единичный сигнал П2=1, по которому будет установлен нулевой сигнал на выходе элемента И 2₁ и который будет также на входе разрешения записи в первый регистр 6₁ , а также через элемент ИЛИ 5₃ устанавливается единичный сигнал на входе разрешения записи в третий регистр 6₃ информации, поступающей из второго регистра 6₂ через первые входы третьего мультиплексора 4₃, при этом через элемент И 2₂, элемент ИЛИ 3₂ на адресных входах второго мультиплексора 4₂ будет установлен единичный сигнал, по которому со вторых входов на информационные входы второго регистра 6₂ поступает код с третьего регистра 6₃.

На входе разрешения записи во второй регистр 6₂ в течение всего времени работы устройства будет установлен единичный сигнал с триггера разрешения 8 через второй элемент ИЛИ 5₂, таким образом, разрешается обмен во втором регистре 6₂ на каждом шаге по фронту тактовых сигналов 14. На адресном входе первого мультиплексора 4₁ в течение всего времени работы устройства будет установлен нулевой сигнал, что обеспечивает передачу на информационные входы первого регистра 6₁ значений со второго регистра 6₂.

По фронту второго тактового импульса проводится обмен содержимым между вторым 6₂ и третьим 6₃ регистрами и на выходах устройства 7₇ , 7₆, , 7₁ будут зафиксированы коды 7, 6, 5, 4, 1, 3, 2.

После пятого тактового импульса 14 единичные сигналы будут установлены на выходах переносов П2=1 первого счетчика 1₁, и П6=1 второго счетчика 1₂, по которым единичные значения будут установлены на входе разрешения записи в первый регистр 6₁ через элементы И 2₃ , ИЛИ 3₁, ИЛИ 5₁, на входе разрешения записи в третий регистр 6₃ через элемент ИЛИ 5₃ , на входе разрешения записи в четвертый регистр 6₄ через элемент ИЛИ 5₄. При этом на адресных входах первого 4₁, второго 4₂ и четвертого 4₄ мультиплексоров будут установлены нулевые сигналы и, следовательно, информация передается с первых входов мультиплексоров. Одновременно единичные сигналы будут установлены на адресных входах второго мультиплексора 4₂ через элементы И 2₃, ИЛИ 3₃ и поэтому информация на информационные входы третьего регистра 6₃ будет передана с четвертого регистра 6₄.

По фронту шестого тактового импульса 14 будет проведен обмен между четвертым 6₄ и третьим 6₃, вторым 6₂ и первым 6₁ регистрами и на выходах устройства 7₇, 7₆, , 7₁ будут зафиксированы коды 7, 6, 5, 2, 4, 1, 3.

Аналогично после двадцать третьего импульса 14 единичные сигналы будут установлены на выходах переносов П2=1 первого счетчика 1₁, П6=1 второго счетчика 1₂ и П24 третьего счетчика 1₃, по которым будет подготовлен обмен между пятым 6₅ и четвертым 6₄, третьим 6₃ и вторым 6₂ регистрами. Обмен будет проведен по фронту 24-го тактового импульса и на выходах устройства 7₇, 7₆, , 7₁ будут зафиксированы коды 7, 6, 3, 5, 1, 4, 2.

В следующих циклах обмен между регистрами будет выполняться в соответствии с рассмотренным выше алгоритмом.

После формирования на выходах переноса всех счетчиков единичного сигнала, перенос последнего (n-1)-го счетчика П5040=1 поступает на синхронные вход установки в нулевое состояние триггера разрешения 8 и вход установки в единичное состояние триггера окончания работы 9. Поэтому по фронту тактового импульса 14 триггер разрешения работы 8 устанавливается в нулевое состояние, а триггер окончания работы 9 в единичное состояние и на выходе 15 формируется сигнал ГОТОВ об окончании работы. При этом на всех регистрах 6₇, 6₆, , 6₁ и на выходах устройства 7₇, 7₆, , 7₁ будут установлены значение кодов первой перестановки 7, 6, 5, 4, 3, 2, 1.

В предлагаемом устройстве организована синхронная работа счетчиков, в отличие от организации в прототипе асинхронного переноса между счетчиками, а также исключены элементы задержки, что позволило увеличить быстродействие предлагаемого устройства. Кроме того, в предлагаемом устройстве организована начальная запись произвольных m-разрядных кодов переставляемых элементов.

Таким образом, вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство обеспечивает перебор перестановок для n элементов, обладает регулярностью узлов и связей, практически однородной структурой, при этом упрощается конструкция и, следовательно, устройство соответствует заявляемому техническому результату - сокращение аппаратных затрат, увеличение быстродействия и повышение надежности.

Устройство для перебора перестановок, содержащее n регистров (n - число переставляемых кодов), (n-1) счетчиков, группу из (n-2) элементов И, первую группу из (n-3) элементов ИЛИ, вторую группу из n элементов ИЛИ, тактовый вход устройства, вход начальной установки, n выходов устройства по m разрядов (m - разрядность переставляемых кодов) и выход окончания работы устройства, отличающееся тем, что в него дополнительно введены группа из (n-1) двухвходовых мультиплексоров по m разрядов каждый, триггер разрешения, триггер окончания работы, вход пуска устройства, входная m разрядная шина данных и вход разрешения записи, причем каждый из n регистров содержит по m разрядов, выходы n регистров являются n выходами устройства, у каждого i-гo счетчика модуль счета (i+1) (i=l, 2, ..., (n-1)), выход переноса каждого счетчика, кроме последнего, соединен с входом разрешения последующего счетчика, а также соединен со вторыми инверсными входами соответствующих (n-2) элементов И группы, первые входы со второго до (n-2) элементов И группы соединены соответственно с выходами переносов с первого до (n-3) счетчиков, выходы (n-3) элементов И группы, кроме последнего, соединены с первыми входами соответствующих элементов ИЛИ первой группы, выход каждого нечетного элемента И группы, начиная с третьего, соединен с соответствующими входами предыдущих нечетных элементов ИЛИ первой группы, выход каждого четного элемента И группы, начиная с четвертого, соединен с соответствующими входами предыдущих четных элементов ИЛИ первой группы, выход предпоследнего (n-2) счетчика соединен с соответствующими входами предыдущих нечетных элементов ИЛИ первой группы при четном значении числа n или с соответствующими входами предыдущих четных элементов ИЛИ первой группы при нечетном значении числа n, выходы переноса каждого счетчика, кроме последнего, также соединены с первыми входами соответствующих элементов ИЛИ второй группы, начиная с третьего, первый вход первого элемента ИЛИ второй группы соединен с выходом первого элемента ИЛИ первой группы, первый вход второго элемента ИЛИ второй группы соединен с выходом триггера разрешения, который также соединен с первым входом первого элемента И группы, а также входом разрешения первого счетчика, вторые входы каждого элемента ИЛИ второй группы соединены с входом разрешения записи, который также соединен с адресным входом первого мультиплексора группы, выходы каждого элемента ИЛИ второй группы соединены с входами разрешения соответствующих n регистров, информационные входы данных (n-1) регистров, кроме последнего, соединены с соответствующими выходами одноименных разрядов мультиплексоров группы, информационные входы данных последнего n-го регистра соединены с соответствующими выходами одноименных разрядов предпоследнего (n-1)-го регистра, входная m разрядная шина данных соединена со вторыми входами одноименных разрядов первого мультиплексора группы, первые входы первого мультиплексора группы соединены с выходами одноименных разрядов второго регистра, первые входы мультиплексоров группы, начиная со второго, соединены с выходами одноименных разрядов соответствующих предыдущих (n-2) регистров, кроме двух последних, вторые входы мультиплексоров группы, начиная со второго, соединены с одноименными разрядами соответствующих последующих (n-2) регистров, начиная с третьего, выходы (n-4) элементов ИЛИ первой группы, кроме первого, соединены с адресными входами соответствующих (n-4) мультиплексоров группы, начиная со второго кроме двух последних, выход последнего (n-2)-го элемента И группы также соединен с адресными входами предпоследнего (n-2)-го мультиплексора группы, а адресные входы последнего (n-1)-го мультиплексора группы соединены с выходом переноса предпоследнего (n-2)-го счетчика, тактовый вход устройства соединен с входами синхронизации n регистров, (n-1) счетчика, триггера разрешения и триггера окончания работы, вход начальной установки устройства соединен с входами синхронной установки в нулевое состояние вторыми входами триггера разрешения и триггера окончания работы, вторыми входами (n-1) счетчиков, вход пуска устройства соединен с третьим входом синхронной установки в единичное состояние триггера разрешения, выход переноса последнего (n-1)-го счетчика соединен с первым входом синхронной установки в нулевое состояние триггера разрешения и с первым входом синхронной установки в единичное состояние триггера окончания работы, выход которого является выходом окончания работы устройства.