Многолинейная вычислительная система обработки потоков данных

Полезная модель относится к вычислительной технике и может быть использована в измерительно-вычислительных комплексах на основе мультипроцессорных вычислительных систем для организации обработки потоков данных. Задачей полезной модели является повышение надежности вычислительной системы за счет резервирования каналов обработки. Для этого в систему, содержащую входную магистраль передачи сигналов, N внутренних магистралей передачи сигналов, магистраль задания режимов работы, блок задания режимов работы, выходную магистраль передачи сигналов, кросс-магистраль передачи сигналов, N+1 магистральных кросс-блоков, N линеек обработки из М_n () основных каналов обработки, каждый из которых состоит из модуля обработки и блока выбора каналов с канальным буфером и дешифратором адреса, введена шина признака отказа системы, в каждую линейку обработки введены резервный канал обработки, дешифратор признака отказа системы и шина трансляции сигнала, в каждый канал обработки введены входной шинный формирователь и К выходных шинных формирователей по числу выходов модуля обработки, триггер признака отказа канала обработки и схема совпадения. 1 ил.

Полезная модель относится к вычислительной технике и может быть использована в измерительно-вычислительных комплексах на основе мультипроцессорных вычислительных систем для организации обработки потоков данных.

Задачей полезной модели является повышение надежности вычислительной системы за счет резервирования каналов обработки.

Для этого в систему, содержащую входную магистраль передачи сигналов, N внутренних магистралей передачи сигналов, магистраль задания режимов работы, блок задания режимов работы, выходную магистраль передачи сигналов, кросс-магистраль передачи сигналов, N+1 магистральных кросс-блоков, N линеек обработки из M_n () основных каналов обработки, каждый из которых состоит из модуля обработки и блока выбора каналов с канальным буфером и дешифратором адреса, введена шина признака отказа системы, в каждую линейку обработки введены резервный канал обработки, дешифратор признака отказа системы и шина трансляции сигнала, в каждый канал обработки введены входной шинный формирователь и К выходных шинных формирователей по числу выходов модуля обработки, триггер признака отказа канала обработки и схема совпадения.

Из существующего уровня техники известна адаптивная система обработки данных [1], содержащая блок памяти заявок, входную магистраль передачи сигналов, магистраль задания режимов работы системы, регистр задания режимов работы, линейку обработки из M₁ модулей обработки и М₁ селекторов каналов, N-1 линеек обработки, каждая из которых содержит M _n () модулей обработки и M_n соответствующих им блоков выбора каналов, N выходных магистралей передачи сигналов, мультиплексор/демультиплексор выходных магистралей, выходную магистраль передачи сигналов системы.

(Патент на полезную модель 105487 U1, кл. G06F 15/16 от 25.02.2011, опубл. 10.06.2011. Бюл. 16, 2011).

Недостатком известной системы является ее недостаточная надежность.

Из существующего уровня техники известна адаптивная система обработки данных [2], содержащая блок памяти заявок, входную магистраль передачи сигналов, линейку обработки из M₁ модулей обработки и M ₁ селекторов каналов, N-1 линеек обработки из M_n () модулей обработки и M_n блоков выбора каналов, N выходных магистралей передачи сигналов, магистраль задания режимов работы системы, регистр задания режимов работы, мультиплексор/демультиплексор выходных магистралей, выходную магистраль передачи сигналов системы, кросс-магистраль передачи сигналов и N магистральных кросс-блоков.

(Патент на полезную модель 109305 U1, кл. G06F 15/16 от 12.05.2011, опубл. 10.10.2011. Бюл. 28, 2011).

Недостатком известной системы является ее недостаточная надежность.

В качестве прототипа принята известная из существующего уровня техники адаптивная система обработки данных [3], содержащая входную магистраль передачи сигналов, N линеек обработки из M_n () основных каналов обработки, каждый из которых состоит из модуля обработки и блока выбора каналов с канальным буфером и дешифратором адреса, N внутренних магистралей передачи сигналов, магистраль задания режимов работы, блок задания режимов работы, выходную магистраль передачи сигналов, кросс-магистраль передачи сигналов и N+1 магистральных кросс-блоков.

(Патент на полезную модель 114184 U1, кл. G06F 15/16 от 02.11.2011, опубл. 10.03.2012. Бюл. 7, 2012.).

Недостатком прототипа является его недостаточная надежность.

Задачей, на решение которой направлена заявляемая полезная модель, является повышение надежности вычислительной системы за счет использования резервного канала обработки в каждой линейке обработки.

Данная задача решается тем, что в систему введена шина признака отказа системы, в каждую линейку обработки введены резервный канал обработки, дешифратор признака отказа системы и шина трансляции сигнала, в каждый основной и резервный канал обработки введены входной шинный формирователь и К выходных шинных формирователей по числу выходов модуля обработки, триггер признака отказа канала обработки и схема совпадения.

Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является повышение надежности многолинейной вычислительной системы обработки данных.

Сущность системы поясняется чертежом (фиг.1), на котором изображена схема системы.

Многолинейная вычислительная система обработки данных содержит (фиг.1) входную магистраль 1 передачи сигналов, N линеек 2 обработки, магистраль 3 задания режимов работы, блок 4 задания режимов работы, N внутренних магистралей 5 передачи сигналов, N+1 магистральных кросс-блоков 6, кросс-магистраль 7 передачи сигналов, выходную магистраль 8 передачи сигналов, шину 9 признака отказа системы. Внутренние магистрали 5 и выходная магистраль 8 через соответствующие магистральные кросс-блоки 6 подключены к кросс-магистрали 7.

Каждая линейка 2 обработки содержит M_n () основных каналов 10 обработки, резервный канал 11 обработки, шину 12 трансляции сигнала и дешифратор 13 признака отказа линейки обработки.

Каждый основной канал 10 обработки содержит блок 14 выбора каналов, состоящий из дешифратора 15 адреса, входного шинного формирователя 16 и канального буфера 17, модуль 18 обработки, К выходных шинных формирователей 19, триггер 20 признака отказа канала обработки и схему 21 совпадения.

Каждый модуль 18 обработки любой линейки 2 обработки имеет шинный вход 22, подключенный к шинному выходу 23 канального буфера 17, К шинных выходов 24, подключенных к соответствующей внутренней магистрали 5 передачи сигналов через соответствующие выходные шинные формирователи 19, выход 25 признака отказа модуля обработки, подключенный к входу 26 установки триггера 20 признака отказа канала обработки, и вход 27 установки режима работы, подключенный к первому выходу 28 блока 4 задания режимов работы, к входу 29 которого подключена магистраль 3 задания режимов работы, второй выход 30 блока 4 задания режимов работы подключен к входу 31 сброса каждого триггера 20 признака отказа канала обработки. Выход 32 триггера 20 признака отказа канала обработки каждого основного канала 10 обработки подключен к первому входу 33 схемы 21 совпадения, к управляющему входу 34 входного шинного формирователя 16 и к управляющим входам 35 выходных шинных формирователей 19.

Каждый дешифратор 15 адреса всех блоков 14 выбора каналов i-ой () линейки обработки имеет шинный вход 36, подключенный к (i-1)-ой внутренней магистрали 5 передачи сигналов, и выход 37, подключенный к второму входу 38 схемы 21 совпадения и входу 39 записи канального буфера 17 через входной шинный формирователь 16, причем шинный вход 36 каждого дешифратора 15 адреса первой линейки обработки подключен к входной магистрали 1 передачи сигналов.

Шинный вход 40 канального буфера 17 всех блоков 14 выбора каналов i-ой () линейки обработки подключен через входной шинный формирователь 16 к (i-1)-ой внутренней магистрали 5 передачи сигналов, причем шинный вход 40 канального буфера 17 всех блоков 14 выбора каналов первой линейки обработки подключен через шинный формирователь 16 к входной магистрали 1 передачи сигналов.

Выход 41 схем 21 совпадения в каждой линейке 2 обработки подключен к шине 12 трансляции сигнала по принципу «монтажное ИЛИ».

Резервный канал 11 обработки каждой линейки 2 обработки содержит модуль 18 обработки, канальный буфер 17, входной шинный формирователь 16, К выходных шинных формирователей 19 по числу шинных выходов модуля обработки и триггер 20 признака отказа канала обработки.

Вход 39 записи канального буфера 17 каждого резервного канала 11 обработки через входной шинный формирователь 16 подключен к шине 12 трансляции сигнала.

Каждый модуль 18 обработки резервного канала 11 обработки каждой линейки 2 обработки имеет шинный вход 22, подключенный к шинному выходу 23 канального буфера 17, К шинных выходов 24, подключенных к соответствующей внутренней магистрали 5 передачи сигналов через соответствующие выходные шинные формирователи 19, выход 25 признака отказа канала обработки, подключенный к входу 26 установки триггера 20 признака отказа канала обработки, и вход 27 установки режима работы, подключенный к первому выходу 28 блока 4 задания режимов работы. К входу 31 сброса триггера 20 признака отказа канала обработки каждого резервного канала обработки подключен второй выход 30 блока 4 задания режимов работы, а выход 32 этого триггера подключен к управляющему входу 34 входного шинного формирователя 16 и к управляющим входам 35 выходных шинных формирователей 19.

Шинный вход 40 канального буфера 17 резервного канала 11 обработки i-ой () линейки обработки подключен через входной шинный формирователь 16 к (i-1)-ой внутренней магистрали 5 передачи сигналов, причем шинный вход 40 резервного канала 11 обработки первой линейки обработки подключен через входной шинный формирователь 16 к входной магистрали 1 передачи сигналов.

Дешифратор 13 признака отказа линейки обработки каждой линейки 2 обработки своими входами 42 подключен к выходам 32 соответствующих триггеров 20 признака отказа канала обработки основных каналов 10 обработки и резервного канала 11 обработки, а своим выходом 43 подключен по принципу «монтажное ИЛИ» к шине 9 признака отказа системы.

Дешифраторы адреса 15, модули 18 обработки, канальные буферы 17 реализуются так же, как в прототипе с использованием стандартных интегральных микросхем, например, серий К555, К1533, К580, К589 [4, 5].

Введенные в систему дешифраторы 13 признака отказа линейки обработки, входные и выходные шинные формирователи 16 и 19, триггеры 20 признака отказа канала обработки, схемы совпадения 21 являются типовыми цифровыми устройствами и могут быть реализованы с использованием стандартных интегральных микросхем, например, серий К555, К1533, К580, К589 [4, 5].

РАБОТА СИСТЕМЫ

В предлагаемой системе так же, как и в прототипе, в качестве входных заявок могут быть использованы идентифицированные наборы параметров/данных, последовательно поступающие в потоке от многоканальных систем сбора информации. Кроме этого, в качестве заявок в системе могут выступать промежуточные результаты обработки данных. Каждая заявка представляет собой совокупность номера (адреса) канала и значения параметра по этому каналу, закодированных двоичными кодами. Номер канала используется в качестве идентификатора программ обработки. С вычислительной точки зрения заявка вызывает на исполнение некоторую связанную с ней вычислительную задачу, которая реализуется соответствующей программой обработки (например, фильтрации, усреднения, прогнозирования, калибровки и др.).

В предлагаемой системе при организации обработки потока заявок должны быть реализованы следующие процессы:

1. Установка исходного состояния системы.

2. Прием заявок на обработку первой линейкой обработки системы.

3. Обработка информации в линейках обработки.

4. Передача промежуточных результатов от одного модуля обработки к другому в одной линейке обработки.

5. Передача промежуточных результатов обработки от предыдущей линейки обработки к последующей линейке обработки.

6. Транзитная передача промежуточных результатов.

7. Выдача результатов обработки i-ой () линейки на выход системы.

8. Автоматическая замена отказавшего основного канала обработки.

9. Формирование сигнала отказа системы.

Процессы 27 в предлагаемой системе при исправном состоянии основных каналов обработки реализуются аналогично соответствующим процессам прототипа [3]. При этом введенные дополнительные цепи не оказывают влияния на эти процессы после задания исходного режима работы системы. Отличие работы предлагаемой системы от прототипа состоит в реализации процессов 1, 8 и 9.

1. Установка исходного состояния системы.

В предлагаемой системе установка исходного состояния так же, как и в прототипе, производится в исправном состоянии системы.

При этом исходное состояние для всех каналов обработки задается через блок 4 задания режимов работы. Для этого перед запуском вычислительной системы по магистрали 3 подаются управляющие сигналы, которые формируют на выходах 28 и 30 импульсные сигналы для установки начального режима. С помощью сигнала по шине 30 устанавливается режим работы модулей обработки. С помощью единичного импульсного сигнала по шине 28, поступающего на вход сброса всех триггеров 20, все триггеры 20 устанавливаются в нулевое состояние.

При этом следует отметить, что на второй вход 26 установки триггеров 20 поступает нулевой сигнал с выхода 25 признака отказа соответствующего модуля обработки. Сигнал на выходе 25 формируется внутренними схемами встроенного контроля модуля обработки, которые реализуются стандартным образом с помощью известных схемных решений, используемых в цифровой технике (контроль на четность, контроль по модулю, контроль по Хэммингу и т.п.). В исходном состоянии, когда все модули обработки исправны, встроенные схемы контроля модулей обработки на выходах 25 вырабатывают нулевой сигнал.

Такое сочетание сигналов на входах триггеров 20 устанавливает выходы 32 всех этих триггеров в нулевое состояние. Нулевой сигнал с выходов 32 триггеров 20 поступает на вход 34 входных шинных формирователей 16 и вход 35 выходных шинных формирователей 19 всех каналов обработки вычислительной системы, устанавливая их в открытое состояние, так что входные шины всех шинных формирователей оказываются подключенными к их выходным шинам.

Таким образом, основные каналы обработки в исходном исправном состоянии подготовлены к выполнению обработки входных заявок.

Одновременно с этим нулевой сигнал с выходов 32 закрывает по входам 33 все схемы сравнения 21, устанавливая на их выходах 41 нулевой сигнал. В результате на шинах 12 всех линеек обработки формируется нулевой сигнал. Этот сигнал, проходя через открытый входной шинный формирователь 16, в каждом резервном канале 11 по входу 39 устанавливает нулевой сигнал, вследствие чего канальные буферы 17 резервных каналов не принимают заявки, поступающие по шинам 5, и не инициируют обработку заявок в модулях обработки 18 резервных каналов. Таким образом, все резервные каналы при исправном состоянии системы находятся в режиме ожидания и по своим выходным шинам не формируют запросы на взаимодействие с другими компонентами системы.

Одновременно с этим в каждой линейке обработки нулевые сигналы с выходов 32 триггеров 20 поступают на входы 42 дешифратора 13 признака отказа линейки обработки, формируя на его выходе 43 нулевой сигнал. Таким образом, на выходе шины 9 признака отказа системы также формируется нулевой сигнал, который свидетельствует об исправном состоянии всей системы.

Таким образом, в исходном исправном состоянии в предлагаемой системе основные каналы обработки подготовлены к выполнению обработки поступающих заявок. При этом резервные каналы находятся в режиме ожидания, не принимая участия в обработке и не влияя на работу системы.

2. Прием заявок на обработку первой линейкой обработки системы.

Процесс приема заявок в основные каналы 10 обработки происходит асинхронно с процессом собственно обработки заявок.

При наличии сигналов запроса от основных каналов 10 обработки и заявок на входной магистрали 1 и при совпадении кода номера канала, который сопровождает заявку, происходит разрешение передачи данных на соответствующий основной канал 10 обработки от входной магистрали 1.

Процесс приема заявок на обработку совмещен в общем случае с процессом обработки заявок (независимо от режима работы модулей 18 обработки).

3. Обработка информации в модулях обработки.

Режимы работы модулей 18 обработки задаются от внешних устройств по магистрали 3 задания режима работы путем установки в ноль (параллельная обработка) или единицу (последовательная обработка) соответствующих признаков в блоке 4 задания режимов работы. Первые выходы 28 этого блока соединены с соответствующими входами 27 установки режима работы модулей 18 обработки. В системе может быть реализовано несколько различных режимов обработки, что позволяет системе эффективно адаптироваться к входным потокам разной структуры.

В режиме параллельной обработки значение сигнала на входе 27 модуля 18 обработки равно нулю, при этом на один модуль 18 обработки назначаются каналы, характеризующиеся обработкой заявок, допускающих параллельное исполнение соответствующих задач. По номеру канала в модуле 18 обработки определяется и начинает выполняться программа обработки заявки.

В режиме последовательной обработки значение сигнала на входе 27 модуля 18 обработки равно единице, при этом на один модуль 18 обработки назначаются каналы, характеризующиеся обработкой заявок, допускающих последовательное исполнение соответствующих задач. Каждая заявка последовательно обслуживается в каждом модуле 18 обработки по частям.

Результаты обработки заявок выдаются модулем 18 обработки через выходные шинные формирователи 19 на соответствующую внутреннюю магистраль 5 для последующей передачи их на очередную линейку 2 обработки или через кросс-блок 6 на кросс-магистраль 7 и далее через соответствующие кросс-блоки 6 на какую-либо линейку 2 обработки или на выходную магистраль 8.

4. Передача промежуточных результатов от одного модуля обработки к другому в одной линейке обработки.

При наличии информационной зависимости между обрабатываемыми заявками может возникнуть запрограммированная потребность в передаче или приеме результатов обработки от одних модулей обработки к другим модулям обработки одной и той же линейки обработки. Для передачи результатов обработки от одного модуля 18 обработки к другому модулю 18 обработки этой же линейки обработки, предусмотрена команда, по которой формируются требования на подключение внутренней магистрали 5 соответствующей линейки обработки. После захвата внутренней магистрали 5 передающим модулем 18 обработки происходит подключение этой магистрали через выходные шинные формирователи 19 к приемному модулю 18 обработки. Далее осуществляется передача данных, после чего внутренняя магистраль 5 освобождается.

5. Передача промежуточных результатов обработки от предыдущей линейки обработки к последующей линейке обработки.

Для передачи результатов обработки от любого модуля 18 обработки i-ой () линейки к любому модулю 18 обработки (i+1)-ой линейки в модулях 18 обработки предусмотрено выполнение команды, по которой формируется требование на подключение внутренней магистрали 5 i-ой линейки через выходные шинные формирователи 19 к передающему модулю 18 обработки этой линейки.

После того, как внутренняя магистраль 5 i-ой линейки захвачена, происходит передача адреса канала обработки 10 (i+1)-ой линейки обработки (которому предназначены данные) на шинные входы всех блоков 14 выбора каналов (i+1)-ой линейки, а также через шинные формирователи 19 на все модули 18 обработки i-ой линейки и на соответствующий кросс-блок 6.

В блоках 14 выбора каналов происходит дешифрирование адреса блока выбора каналов. При совпадении адреса производится передача результатов обработки от передающего модуля 18 обработки через внутреннюю магистраль 5 i-ой линейки в канальный буфер 17 выбранного блока 14 выбора каналов. Далее блок выбора 14 каналов освобождает доступ к внутренней магистрали 5 i-ой линейки другим модулям 18 обработки этой линейки.

На этом процесс передачи результатов обработки по внутренней магистрали 5 от i-ой линейки к (i+1)-ой линейке заканчивается.

Записанные в канальный буфер 17 блока выбора 14 каналов результаты обработки для соответствующего модуля 18 обработки (i+1)-ой линейки являются заявками на обработку.

Для дальнейшей работы модуль 18 обработки выполняет процедуру приема заявок на обработку от блока выбора 14 каналов. При этом модуль 18 обработки (i+1)-ой линейки, если он не загружен полностью, выставляет сигнал запроса, который поступает на вход соответствующего блока 14 выбора каналов для выработки сигнала разрешения на передачу информации в модуль 18 обработки (i+1)-ой линейки.

Если в канальном буфере 17 блока 14 выбора каналов есть хотя бы одна необработанная заявка, то в ответ на сигнал запроса с выхода блока 14 выбора каналов на модуль 18 обработки выдается сигнал разрешения, по которому происходит передача информации из канального буфера 17 блока 14 выбора каналов в модуль 18 обработки.

По окончании записи модуль 18 обработки, принявший заявку, выставляет сигнал подтверждения приема информации, который поступает на блок 14 выбора каналов. При этом сигнал разрешения с выхода блока 14 выбора каналов прекращает свое действие, и переданная заявка удаляется из блока 14 выбора каналов.

В случае если в канальном буфере 17 блока 14 выбора каналов нет заявок, то модуль обработки продолжает работу по заданной программе, ожидая появления заявок.

6. Передача результатов обработки любой линейки на выход системы.

Для передачи результатов обработки от любого модуля 18 обработки любой линейки обработки на выход системы в модулях 18 обработки предусмотрено выполнение команды, по которой формируется требование на подключение внутренней магистрали 5 линейки обработки к передающему модулю 18 обработки этой линейки. Внутренняя магистраль 5 подключается в том случае, если она не занята. После того, как внутренняя магистраль 5 линейки обработки захвачена, передающий модуль 18 обработки выставляет на нее адрес линейки обработки, от которой данные должны быть выданы на выход системы, и адрес кросс-блока, подключенного к выходной магистрали. Далее происходит подключение внутренней магистрали 5 i-ой линейки к кросс-магистрали 7 и подключение кросс-магистрали 7 к выходной магистрали 8 с помощью соответствующих кросс-блоков 6. Затем следует выдача информации на оконечное устройство, подключенное к выходной магистрали 8 передачи сигналов и освобождение всех магистралей по окончании передачи информации.

7. Работа системы при транзитной передаче промежуточных результатов.

Для транзитной передачи результатов обработки от любого модуля 18 обработки i-ой () линейки (передающего модуля) к любому модулю 18 обработки (i+k)-ой (k>1) линейки (приемному модулю), в передающем модуле 18 обработки i-ой линейки так же, как и в прототипе, выполняется команда, по которой формируется требование на подключение внутренней магистрали 5 i-ой линейки к этому модулю 18 обработки. В результате выполнения данной команды внутренняя магистраль 5 i-ой линейки оказывается захваченной передающим модулем 18 обработки i-ой линейки обработки.

При транзитных передачах от i-ой () линейки обработки на (i+k)-ую (k>1) линейку используется внутренняя магистраль 5 (i+(k-1))-ой (k>1) линейки, т.к. данные на (i+k)-ю (k>1) линейку могут поступать только от внутренней магистрали 5 предыдущей линейки. Поэтому далее при транзитных передачах к кросс-магистрали 7 подключаются внутренняя магистраль 5 i-ой линейки (с помощью передающего магистрального кросс-блока 6) и внутренняя магистраль (i+(k-1))-ой (k>1) линейки (с помощью приемного магистрального кросс-блока 6).

Затем происходит передача информации в блок выбора каналов 14 (i+k)-ой (k>1) линейки.

По окончании передачи информации кросс-магистраль 7 и внутренние магистрали 5 i-ой и (i+(k-1))-ой (k>1) линеек освобождаются.

8. Автоматическая замена отказавшего основного канала обработки.

Автоматическая замена отказавшего основного канала 10 обработки в предлагаемой системе выполняется за счет того, что происходит отключение отказавшего основного канала обработки от входных и выходных источников данных, и с помощью дополнительных цепей производится переключение управления обработкой и передачей данных на резервный канал 11 обработки.

При возникновении отказа в любом одном из основных каналов 10 обработки в любой линейке 2 обработки этот канал должен быть исключен из процесса обработки заявок. Это происходит в системе следующим образом. Встроенные схемы контроля модуля обработки 18 отказавшего канала формируют на выходе 25 единичный сигнал, который устанавливает соответствующий триггер 20 в единичное состояние. Единичным сигналом с выхода 32 этого триггера входной шинный формирователь 16 и выходные шинные формирователи 19 отказавшего основного канала обработки 10 отключаются от своих входных и выходных шин. Вследствие этого заявки не могут поступать на обработку в этот канал, а результаты обработки не могут быть выданы другим компонентам системы, т.е. отказавший канал исключается из процесса обработки.

Одновременно с этим схема 21 совпадения отказавшего основного канала 10 обработки единичным сигналом с выхода 32 открывается по входу 33 и разрешает прохождение импульсного сигнала записи по входу 38 с выхода дешифратора 15 адреса. Сигнал записи с выхода 41 схемы сравнения 21 поступает по шине 12 трансляции через открытый шинный формирователь 16 на вход 39 резервного канала 11 обработки соответствующей линейки 2 обработки. Этот сигнал разрешает запись данных из магистрали 5 в канальный буфер 17 резервного канала 11 обработки, а тот, в свою очередь, при поступлении данных инициирует сигналы запроса на обработку к модулю 18 обработки резервного канала 11.

В результате все заявки, предназначенные для обработки в отказавшем основном канале, будут обрабатываться на резервном канале. При этом выполнение всех процессов 27 будет осуществляться на резервном канале.

Так происходит автоматическая замена отказавшего основного канала 10 обработки резервным каналом 11 с сохранением полной работоспособности системы.

Одновременно с этим в каждой линейке 2 обработки единичный сигнал с выхода 32 триггера 20 отказавшего основного канала 10 поступает на вход 42 дешифратора 13 соответствующей линейки обработки, тогда, на остальных входах 42 этого дешифратора остаются нулевые сигналы. При такой комбинации входных сигналов дешифратор 13 формирует на своем выходе 43 нулевой сигнал, который поступает на шину 9. Таким образом, на выходе шины 9 признака отказа системы также формируется нулевой сигнал, который свидетельствует об исправном состоянии всей системы.

9. Формирование сигнала отказа системы.

Если в вычислительной системе хотя бы в одной из линеек обработки 2 произойдет отказ более одного основного канала обработки 10, то независимо от того, имеется среди отказавших резервный канал 11 или нет, процесс автоматической замены отказавшего основного канала 10 обработки в такой ситуации не восстанавливает работоспособность системы. Поэтому такая ситуация должна регистрироваться, как отказ системы.

В системе это осуществляется следующим образом. В случае отказа в некоторой линейке 2 более одного канала обработки на выходах 25 соответствующих модулей 18 обработки формируются единичные сигналы отказа каналов обработки, которые установят соответствующие триггеры 20 в этой линейке 2 обработки в единичное состояние. При этом на соответствующих (двух или более) входах дешифратора 13 от этих триггеров будут установлены единичные сигналы, причем на остальных входах дешифратора 13 будут нулевые сигналы. В соответствии с логикой работы дешифратора 13 в этом случае на его выходе появляется единичный сигнал, который по шине 9 передается на выход системы, где он регистрируется внешними устройствами как отказ системы. На основании этого внешние устройства останавливают работу системы, после чего обслуживающий персонал принимает меры по восстановлению работоспособности системы.

ОЦЕНКА ПОЛОЖИТЕЛЬНОГО ТЕХНИЧЕСКОГО ЭФФЕКТА ОТ ПРИМЕНЕНИЯ ПОЛЕЗНОЙ МОДЕЛИ

Оценку положительного технического эффекта целесообразно провести путем сравнения значений показателя надежности для прототипа и для предлагаемой системы.

В качестве показателя надежности системы будем использовать вероятность работоспособного состояния системы в течение некоторого заданного интервала времени. Такая характеристика надежности используется в теории надежности как одна из базовых при оценке показателей надежности систем [6, 7].

Если через R обозначить вероятность работоспособного состояния линейки обработки, то вероятность W того, что вычислительная система будет работоспособна, для предлагаемого решения и прототипа может быть определена по следующей одной и той же формуле:

W=R₁ ·R₂·R_N,

где N - число линеек обработки в системе;

R_i - вероятность работоспособного состояния i-ой линейки обработки.

В частности, если все линейки обработки имеют одинаковую структуру, то W=R ₁=R₂==R_N=R, и, следовательно, W=R^N.

Здесь величина W выступает в качестве показателя надежности системы, и приведенные выражения для величины W показывают, что для оценки этой величины достаточно произвести расчет значения R для одной линейки обработки и по нему делать вывод о сравнительной оценке надежности прототипа и предлагаемой системы.

В системе-прототипе резервные каналы в линейках обработки отсутствуют. Поэтому система-прототип является работоспособной, пока не произойдет отказ хотя бы одного канала обработки в любой линейке обработки.

Для расчета вероятности R_прот работоспособного состояния линейки обработки в прототипе введем следующие обозначения:

М - число основных каналов обработки в линейке обработки;

р - вероятность работоспособного состояния одного канала обработки в течение некоторого заданного времени.

Тогда в соответствии с методами расчета надежности систем без резервирования выражение для величины R_прот можно записать в следующем виде:

В формуле (1) значение М определяется структурой системы, а значение вероятности р априорно рассчитывается на основе схемы канала обработки известными методами теории надежности.

Формула (1) будет использоваться ниже для сравнения надежности прототипа с надежностью предлагаемой системы.

В предлагаемой системе в каждой линейке обработки имеется резервный канал обработки, который может автоматически заменять один отказавший основной канал обработки, сохраняя при этом работоспособность системы. Поэтому в соответствии с методами расчета надежности систем с резервированием выражение для вероятности R_предл работоспособного состояния линейки обработки в предлагаемой системе записывается в следующем виде:

В формуле (2) значения М и р имеют тот же смысл, что и в формуле (1), используемой для расчета надежности прототипа. При этом величина р считается одинаковой для основного и резервного канала обработки ввиду того, что схемы этих каналов практически не отличаются.

Формула (2) будет использоваться ниже для сравнения надежности предлагаемой системы с надежностью прототипа.

Сравнение надежности предлагаемой системы с прототипом будем проводить при одних и тех же исходных условиях:

число М основных каналов обработки в линейках обработки прототипа и предлагаемой системы одинаковое;

каналы обработки имеют одинаковую структуру в прототипе и предлагаемой системе, так что величина р может считаться одинаковой как для предлагаемой системы, так и для прототипа.

Тогда сравнение предлагаемой системы с прототипом по выигрышу в надежности удобно произвести с помощью относительной величины

Результаты расчетов величины Q для ряда значений р и М, представляющих наибольший практический интерес, сведены в таблицу:

	М=1	М=2	М=3	М=4	М=5
р=0,9	1,1	1,2	1,3	1,4	1,5
р=0,925	1,075	1,15	1,225	1,3	1,375
р=0,950	1,05	1,1	1,15	1,2	1,25
р=0,975	1,025	1,05	1,075	1,1	1,125
р=1	1	1	1	1	1

Анализ таблицы показывает, что выигрыш по надежности каждой линейки обработки в предлагаемой системе по отношению к прототипу является заметной величиной и в среднем достигает 1020%. В соответствии с этим надежность предлагаемой системы оказывается выше, чем у прототипа.

ЛИТЕРАТУРА

1. С.В.Погребной, В.А.Курчидис, А.В.Соколов. Патент на полезную модель 105487 U1, кл. G06F 15/16 от 25.02.2011, опубл. 10.06.2011. Бюл. 16, 2011.

2. С.В.Погребной, В.А.Курчидис, А.О.Анисимов, А.А.Ильиных, В.Б.Тихонов. Патент на полезную модель 109305 U1, кл. G06F 15/16 от 12.05.2011, опубл. 10.10.2011. Бюл. 28, 2011.

3. С.В.Погребной, В.А.Курчидис, С.В.Игнатьев, А.О.Анисимов, В.Б.Тихонов. Патент на полезную модель 114184 U1, кл. G06F 15/16 от 02.11.2011, опубл. 10.03.2012. Бюл. 7, 2012.

4. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. - М.: Радио и связь, 1990. - 304 с.: ил.

5. Пухальский Г.И. Проектирование микропроцессорных устройств: Учебное пособие для вузов. - СПб.: Политехника, 2001. - 544 с.: ил.

6. Дружинин Г.В. Надежность автоматизированных систем. - М.: Энергия, 1977.

7. ГОСТ 27.002-89. Надежность в технике. Основные понятия. Термины и определения.

ЧЕРТЕЖИ

Фиг.1 - схема системы:

1 - входная магистраль передачи сигналов; 2 - линейка обработки; 3 - магистраль задания режимов работы; 4 - блок задания режимов работы; 5 - внутренняя магистраль передачи сигналов; 6 - магистральный кросс-блок; 7 - кросс-магистраль передачи сигналов; 8 - выходная магистраль передачи сигналов; 9 - шина признака отказа системы; 10 - основной канал обработки; 11 - резервный канал обработки; 12 - шина трансляции сигнала; 13 - дешифратор признака отказа линейки обработки; 14 - блок выбора каналов; 15 - дешифратор адреса; 16 - входной шинный формирователь; 17 - канальный буфер; 18 - модуль обработки; 19 - выходной шинный формирователь; 20 - триггер признака отказа канала обработки; 21 - схема совпадения; 22 - шинный вход модуля обработки; 23 - шинный выход канального буфера; 24 - шинный выход модуля обработки; 25 - выход признака отказа модуля обработки; 26 - вход установки триггера признака отказа канала обработки; 27 - вход установки режима работы модуля обработки; 28 - первый выход блока задания режимов работы; 29 - вход блока задания режимов работы; 30 - второй выход блока задания режимов работы; 31 - вход сброса триггера признака отказа канала обработки; 32 - выход триггера признака отказа канала обработки; 33 - первый вход схемы совпадения; 34 - управляющий вход входного шинного формирователя; 35 - управляющий вход выходного шинного формирователя; 36 - шинный вход дешифратора адреса; 37 - выход дешифратора адреса; 38 - второй вход схемы совпадения; 39 - вход записи канального буфера; 40 - шинный вход канального буфера; 41 - выход схемы совпадения; 42 - входы дешифратора признака отказа линейки обработки; 43 - выход дешифратора признака отказа линейки обработки.

Многолинейная вычислительная система обработки потока данных, содержащая входную магистраль передачи сигналов, N внутренних магистралей передачи сигналов, выходную магистраль передачи сигналов, кроссмагистраль передачи сигналов, N+1 магистральных кроссблоков, N линеек обработки из M_n () основных каналов обработки, каждый из которых состоит из модуля обработки и блока выбора каналов с канальным буфером и дешифратором адреса, блок задания режимов работы с первым выходом, магистраль задания режимов работы, подключенную к входу блока задания режимов работы, причем все внутренние магистрали передачи сигналов и выходная магистраль передачи сигналов соединены через соответствующие магистральные кроссблоки с кроссмагистралью передачи сигналов, каждый модуль обработки содержит шинный вход, вход установки режима работы модуля обработки, подключенный к первому выходу блока задания режима работы, выход признака отказа модуля обработки и К шинных выходов, канальный буфер каждого блока выбора каналов всех основных каналов обработки имеет вход записи, шинный вход и шинный выход, подключенный к шинному входу соответствующего модуля обработки, к шинному входу каждого дешифратора адреса i-й ()) линейки обработки подключена внутренняя магистраль передачи сигналов (i-1)-й линейки обработки, а к шинному входу каждого дешифратора адреса первой линейки обработки подключена входная магистраль передачи сигналов, отличающаяся тем, что в систему введена шина признака отказа системы, в каждую линейку обработки введены резервный канал обработки, дешифратор признака отказа системы и шина трансляции сигнала, в каждый основной канал обработки введены входной шинный формирователь и К выходных шинных формирователей по числу выходов модуля обработки, триггер признака отказа канала обработки и схема совпадения, в блок задания режима работы введен второй выход, причем вход записи канального буфера каждого основного канала обработки подключен через входной шинный формирователь к выходу дешифратора адреса этого канала обработки, резервный канал обработки каждой линейки обработки содержит входной шинный формирователь, модуль обработки с шинным входом, входом установки режима работы модуля обработки, выходом признака отказа модуля обработки и К шинными выходами, К выходных шинных формирователей по числу выходов модуля обработки резервного канала обработки, канальный буфер, имеющий шинные вход и выход и вход записи, причем шинный выход канального буфера каждого резервного канала обработки подключен к шинному входу соответствующего модуля обработки, а вход записи канального буфера каждого резервного канала обработки подключен через входной шинный формирователь к шине трансляции сигнала, каждый входной шинный формирователь резервного и всех основных каналов обработки первой линейки обработки своим шинным входом подключен к входной магистрали передачи сигналов, каждый входной шинный формирователь резервного и всех основных каналов обработки i-й () линейки обработки своим шинным входом подключен к внутренней магистрали передачи сигналов (i-1)-й () линейки обработки, каждый входной шинный формирователь резервного и всех основных каналов обработки всех линеек обработки своим шинным выходом подключен к шинному входу соответствующего канального буфера, к каждой i-й () внутренней магистрали передачи сигналов через выходные шинные формирователи подключены К шинных выходов всех модулей обработки i-й () линейки обработки, триггер признака отказа канала обработки каждого основного и резервного каналов каждой линейки обработки имеет входы установки и сброса, причем вход установки каждого такого триггера подключен к выходу признака отказа соответствующего модуля обработки, вход сброса каждого такого триггера подключен к второму выходу блока задания режимов работы системы, а выходы этих триггеров подключены к управляющим входам входных и выходных шинных формирователей соответствующих каналов обработки, схема совпадения каждого основного канала обработки всех линеек обработки своим первым входом подключена к выходу соответствующего дешифратора адреса, а вторым входом - к выходу триггера признака отказа канала обработки, выходы всех схем совпадения каждой линейки обработки подключены по принципу «монтажное ИЛИ» к соответствующей шине трансляции сигнала, дешифратор признака отказа линейки обработки каждой линейки обработки своими входами подключен к выходам соответствующих триггеров признака отказа канала обработки основных каналов обработки и резервного канала обработки, а своим выходом подключен по принципу «монтажное ИЛИ» к шине признака отказа системы.