Трехканальная отказоустойчивая система на конфигурируемых процессорах с вне- и внутрикристальным резервированием

Полезная модель относится к области вычислительной техники и может быть использована в многоканальных отказоустойчивых системах на базе типовых конфигурируемых процессорах.

Цель полезной модели - повышение надежности и контролепригодности системы за счет применения вне и внутрикристального резервирования конфигурируемых процессоров.

Предлагаемое устройство содержит три конфигурируемых процессора, в кристаллах, которых синтезированы по два внутренних канала обработки информации, три средства контроля, три коммутатора, три мажоритарных элемента, конфигурационное ПЗУ, устройство загрузки конфигурации, три входа загрузки конфигурации, вход данных, три выхода данных.

Техническим результатом является повышение надежности функционирования и контролепригодности многоканальной системы за счет применения вне- и внутрикристального резервирования конфигурируемых процессоров.

Полезная модель относится к области вычислительной техники и может быть использована в многоканальных отказоустойчивых системах на базе типовых конфигурируемых процессорах.

Наиболее близким аналогом предлагаемой полезной модели является трехканальная управляющая система (пат. РФ 2333529). Недостатком данной системы является то, что при возникновении отказов внутри кристаллов цифровой элементной базы вследствие воздействия различных внешних дестабилизирующих факторов, вычислительный блок будет признан отказавшим, а использование типовых конфигурируемых процессоров с внутрикристальным резервированием позволяет парировать отказы вне- и внутрикристальных элементов и их паечных соединений.

Цель полезной модели - повышение надёжности и контролепригодности системы за счёт применения вне и внутрикристального резервирования конфигурируемых процессоров.

Сущность полезной модели состоит в следующем.

Система функционирует в трёхканальной конфигурации. В процессе функционирования данные обрабатываются внутренними каналами обработки информация, которые программно синтезированы в кристаллах конфигурируемых процессоров. Средства контроля осуществляют контроль правильности функционирования внутренних каналов обработки, коммутаторов и мажоритарных элементов, а также в зависимости от результатов контроля формируют управляющие сигналы на коммутаторы.

Обработанные данные из исправных каналах обработки информации поступают через коммутаторы на входы мажоритарных элементов и далее на выходы устройства.

Трехканальная отказоустойчивая система на конфигурируемых процессорах с вне- и внутрикристальным резервированием содержит (фиг.1): три конфигурируемых процессора 1-3, в кристаллах которых синтезированы первый 4 и второй 5 внутренние каналы обработки информации (получены путём описания логики работы канала на одном из языков описания аппаратуры JHDL, AHDL, VHDL или Verilog), первое 6 - третье 8 средства контроля, первый 9 - третий 11 коммутатор, первый 12 - третий 14 мажоритарные элементы, конфигурационное ПЗУ 15, устройство загрузки конфигурации 16, первый 1.1 - третий 3.1 входы загрузки конфигурации, первый 6.1 - четвёртый 6.4 входы первого средства контроля, первый 6.5 - второй 6.6 выходы первого средства контроля, первый 7.1 - четвёртый 7.4 входы второго средства контроля, первый 7.5 - второй 7.6 выходы второго средства контроля, первый 8.1 - четвёртый 8.4 входы третьего средства контроля, первый 8.5 - второй 8.6 выходы третьего средства контроля, вход данных 17, первый 18.1 - третий 18.3 выходы данных.

Первый 1 - третий 3 конфигурируемые процессоры осуществляют обработку даных по алгоритму, реализованному во внутренних каналах обработки информации.

Первый 4 и второй 5 внутренние каналы обработки информации предназначены для обработки данных по соответствующему алгоритму.

Первое 6 - третье 8 средства контроля поразрядно сравнивают результаты обработки данных во внутренних каналах обработки информации 4, 5 между собой, с выходов первого 9 - третьего 11 коммутаторов и с выходов внутренних каналов обработки 4 и 5, а также с выходов мажоритарных элементов 12-14 и с выходов внутренних каналов обработки 4 и 5 соответственно. На основании результатов сравнения на первых 6.5, 7.5, 8.5 и вторых 6.6, 7.6, 8.6 формируются управляющие сигналы на входы логических условий ЛУ1 и ЛУ2 первого 9 - третьего 11 коммутаторов.

Первый 9 - третий 11 коммутаторы предназначены для передачи результатов обработки данных с выходов первого 4 или второго 5 внутреннего канала обработки информации первого 1 - третьего 3 конфигурируемых процессоров на входы, первого 12 - третьего 14 мажоритарных элементов в зависимости от управляющих сигналов на входах логических условий ЛУ1 и ЛУ2.

Первый 12 - третий 14 мажоритарные элементы осуществляют выборку данных поступающих от конфигурируемых процессоров по схеме 2/3 и передают на выход системы данные, соответствующие большинству из входных. Для реализации данной операции входы мажоритарных элементов соединены следующим образом выход первого 9 коммутатора соединён со вторым входом первого 12 мажоритарного элемента, третьим входом второго 13 мажоритарного элемента и третьим входом третьего 14 мажоритарного элемента; выход второго 10 коммутатора соединён с третьим входом первого 12 мажоритарного элемента, вторым входом второго 13 мажоритарного элемента и первым входом третьего 14 мажоритарного элемента; выход третьего 11 коммутатора соединён с первым входом первого 12 мажоритарного элемента, первым входом второго 13 мажоритарного элемента и вторым входом третьего 14 мажоритарного элемента. Конфигурационное ПЗУ 15 служит для хранения файлов конфигурации, которые загружаются в кристаллы конфигурируемых процессоров и составляют внутренние каналы обработки информации.

Устройство загрузки конфигурации 16 осуществляет загрузку конфигурационного файла в первый 1 - третий 3 конфигурируемые процессоры.

Первый 1.1 - третий 3.1 входы загрузки конфигурации предназначены для загрузки конфигурационного файла из конфигурационного ПЗУ в кристаллы первого 1 - третьего 3 конфигурируемых процессоров.

Первые входы 6.1, 7.1, 8.1 первого 6 - третьего 8 средств контроля осуществляют приём данных с выходов первых внутренних каналов обработки информации 4 первого 1 - третьего 3 конфигурируемых процессоров соответственно.

Вторые входы 6.2, 7.2, 8.2 первого 6 - третьего 8 средств контроля осуществляют приём данных с выходов вторых внутренних каналов обработки информации 5 первого 1 - третьего 3 конфигурируемых процессоров соответственно.

Третьи входы 6.3, 7.3, 8.3 первого 6 - третьего 8 средств контроля предназначены для приёма информации с первого 18.1 - третьего 18.3 выходов данных соответственно.

Четвёртые входы .6.4, 7.4, 8.4 первого 6 - третьего 8 средств контроля предназначены для приёма данных с выходов первого 9 - третьего 11 коммутаторов соответственно.

Первые выходы 6.5, 7.5, 8.5 первого 6 - третьего 8 средств контроля осуществляют передачу управляющих сигналов на входы логических условий ЛУ2 первого 9 - третьего 11 коммутаторов соответственно.

Вторые выходы 6.6, 7.6, 8.6 первого 6 - третьего 8 средств контроля осуществляют передачу управляющих сигналов на входы логических условий ЛУ1 первого 9 - третьего 11 коммутаторов соответственно.

Вход данных 17 предназначен для подачи данных на первый 1 - третий 3 конфигурируемые процессоры.

Первый 18.1 - третий 18.3 выходы данных предназначены для передачи обработанной информации потребителям и на третьи входы 6.3, 7.3, 8.3 первого 6 -третьего 8 средств контроля соответственно.

Трехканальная отказоустойчивая система на конфигурируемых процессорах с вне- и внутрикристальным резервированием функционирует следующим образом.

В исходном состоянии на вторых выходах 6.6, 7.6, 8.6 первого 6 - третьего 8 средств контроля единичный сигнал, а на первых выходах 6.5, 7.5, 8.5 - нулевой. При включении питания файлы конфигурации, которые получены путём описания логики работы внутреннего канала обработки информации на одном из языков описания аппаратуры ЛГОЬ, AHDL, VHDL или Verilog поступают с выхода ПЗУ конфигурации 15 на вход устройства загрузки конфигурации 16, которое осуществляет их загрузку через первый 1.1 - третий 3.1 входы загрузки конфигурации в первый 1 - третий 3 конфигурируемые процессоры соответственно. Загрузка конфигурационного файла осуществляется таким, что в каждом кристалле первого 1 - третьего 3 конфигурируемых процессоров размещаются по два одинаковых внутренних канала обработки информации 4,5.

Данные с входа 17 одновременно поступают во внутренние каналы обработки информации 4. 5 первого 1 - третьего 3 конфигурируемых процессоров. Результаты обработки синхронно появляются на выходах внутренних каналов обработки информации 4, 5, а следовательно и на выходах конфигурируемых процессоров 1-3. Цепи синхронизации на фиг. 1 условно не показаны.

Результаты обработки данных с выходов первых внутренних каналов обработки информации 4 первого 1 - третьего 3 конфигурируемых процессоров поступают на первые 6.1, 7.1, 8.1 входы первого 6 - третьего 8 средств контроля и на входы А первого 9 - третьего 11 коммутаторов соответственно.

Одновременно, результаты обработки данных с выходов вторых внутренних каналов обработки информации 5 первого 1 - третьего 3 конфигурируемых процессоров поступают на вторые 6.2, 7.2, 8.2 входы первого 6 - третьего 8 средств контроля и на входы В первого 9 - третьего 11 коммутаторов соответственно.

В свою очередь, первое 6 - третье 8 средства контроля осуществляют поразрядное сравнение результатов обработки данных.

Если информация на выходах первого 4 и второго 5 внутренних каналов обработки информации первого 1 - третьего 3 конфигурируемых процессоров одинаковая, то на вторых выходах 6.6, 7.6, 8.6 первого б - третьего 8 средств контроля соответственно устанавливается единичный сигнал, который поступает на входы логических условий ЛУ1 первого 9 - третьего 11 коммутаторов. При этом на первых выходах 6.5, 7.5, 8.5 первого 6 - третьего 8 средств контроля устанавливается нулевой сигнал, который поступает на входы логических условий ЛУ2 первого 9 - третьего 11 коммутаторов.

Единичный сигнал на входах логических условий ЛУ1 и нулевой сигнал на входах логических условий ЛУ2 первого 9 - третьего 11 коммутаторов разрешит прохождение информации с первых 4 внутренних каналов обработки информации первого 1 - третьего 3 конфигурируемых процессоров через входы А на выходы первого 9 - третьего 11 коммутаторов соответственно.

В случае несовпадения данных на одном из первых 6.1, 7.1, 8.1 и вторых 6.2, 7.2, 8.2 входах первого 6 - второго 8 средств контроля на первом выходе средства контроля 6.5, 7.5 или 8.5, соответствующего неисправному каналу установится единичный сигнал, а на втором 6.6, 7.6 или 8.6 - нулевые. Такая комбинация разрешит прохождение данных с соответствующего второго 5 внутреннего канала обработки информации через входы В на выходы первого 9, второго 10 или третьего 11 коммутаторов.

Информация с выходов первого 9 - третьего 11 коммутаторов одновременно поступает на четвёртые входы 6.4, 7.4, 8.4 первого 6 - третьего 8 средств контроля и входы первого 12 - третьего 14 мажоритарных элементов. Данная операция позволяет осуществлять контроль исправного состояния первого 9 - третьего 11 коммутаторов.

Первое 6 - третье 8 средства контроля осуществляют поразрядное сравнение сигналов на входах первого 9 - третьего 11 коммутаторов и сигналов, полученных с собственных четвёртых входов 6.4, 7.4, 8.4. Если данные на входах коммутатора и четвёртых входах средств контроля одинаковые, то коммутатор признаётся исправным и на первых выходах 6.5, 7.5, 8.5 средств контроля остаются нулевые сигналы, а на вторых выходах 6.6, 7.6, 8.6 средств контроля единичные. В противном случае (при несовпадении сигналов на входах коммутатора и четвёртого входа средств контроля) на первом выходе 6.5, 7.5 или 8.5 соответствующего средства контроля установится единичный сигнал, а на втором выходе 6.6, 7.6 или 8.6 - нулевой. Эти сигналы поступят на входы ЛУ1 и ЛУ2 и тем самым заблокируют вход А соответствующего коммутатора и разрешат прохождение информации со второго 5 внутреннего канала обработки информации соответствующего конфигурируемого процессора через вход В коммутатора на входы мажоритарных элементов. В случае отказа какого либо коммутатора 9, 10 или 11 полностью на двух выходах соответствующего средства контроля устанавливаются нулевые сигналы, которые при поступлении на входы ЛУ1 и ЛУ2 заблокируют неисправный коммутатор.

Первый 12 - третий 14 мажоритарные элементы, осуществляют поразрядное сравнение информации, полученной с выходов первого 9 - третьего 11 коммутаторов. При этом на выход мажоритарных элементов пройдут те данные, которые зафиксированы на выходах двух из трёх коммутаторов.

В свою очередь с выходов первого 12 - третьего 14 мажоритарных элементов данные поступят на первый 18.1 - третий 18.3 выходы данных и на третьи входы 6.3, 7.3, 8.3 первого 6 - третьего 8 средств контроля. Благодаря этому осуществляется контроль исправности первого 12 - третьего 14 мажоритарных элементов.

Первое 6 - третье 8 средства контроля производят поразрядное сравнение информации полученной с первого 18.1 - третьего 18.3 выходов данных и информации полученной через четвёртые входы 6.4, 7.4, 8.4 первого 6 - третьего 8 средств контроля соответственно.

При совпадении данных на первых 6.5, 7.5, 8.5 и вторых 6.6, 7.6, 8.6 выходах средств контроля сигналы остаются без изменения, т.е. первый 12 - третий 14 мажоритарные элементы признаны исправными. При неисправности одного мажоритарного элемента отказ маскируется и система остаётся исправной.

При возникновении неисправностей система функционирует следующим образом.

Предположим, что при обработке данных отказал первый внутренний канал обработки информации 4 второго конфигурируемого процессора 2. В этом случае второе 7 средство контроля при поразрядном сравнении результатов полученных с первого 4 и второго 5 внутреннего канала обработки информации второго 2 конфигурируемого процессора через первый 7.1 и второй 7.2 входы обнаружат этот отказ. В результате чего, на первом выходе 7.5 второго 7 средства контроля установится единичный сигнал, а на его втором выходе 7.6 - нулевой. Эти сигналы позволят данным с выхода второго 5 внутреннего канала обработки информации второго 2 конфигурируемого процессора через вход В второго 10 коммутатора и через первый 12 - третий 14 мажоритарные элементы поступит на первый 18.1 - третий 18.3 выходы данных.

Остальные каналы в случае возникновения неисправности внутренних каналов обработки информации функционируют аналогично.

В случае отказа одного из коммутаторов система функционирует следующим образом.

Предположим, что при поразрядном сравнении информации с первого 7.1 и четвёртого 7.4 входов второе средство контроля 7 выявило несовпадение данных. В этом случае на первом выходе 7.5 второго средства контроля 7 установится единичный сигнал, а на втором выходе 7.6. - нулевой. Данная команда разрешит проход данных со второго 5 внутреннего канала обработки информации второго конфигурируемого процессора через вход В второго коммутатора 10, через первый 12 - третий 14 мажоритарные элементы на первый 18.1 - третий 18.3 выходы данных. В случае отказа второго коммутатора 10 полностью на первом 7.5 и втором 7.6 выходах второго 7 средства контроля формируются нулевые сигналы, которые при поступлении на входы логических условий ЛУ1 и ЛУ2 второго 10 коммутатора блокируют его. При этом канал на втором 2 конфигурируемом процессоре признаётся отказавшим. Однако при исправности первого 12 - третьего 14 мажоритарных элементов отказ маскируется и система остаётся исправной.

При отказе коммутаторов в других каналах система функционирует аналогичным образом.

В случае отказа одного из мажоритарных элементов система функционирует следующим образом.

Предположим, что отказал первый 12 мажоритарный элемент. При этом при поразрядном сравнении информации, полученной с первого 18.1 выхода данных и информации, полученной через четвёртый вход 6.4, первое 6 средство контроля обнаружит неисправность первого 12 мажоритарного элемента. Затем, на первом 6.5 и втором 6.6 выходах первого 6 средства контроля установятся нулевые сигналы, которые заблокируют прохождение данных через первый 9 коммутатор. При отказе второго 13 или третьего 14 мажоритарных элементов сигналами с первых 7.5 или 8.5 и вторых 7.6 или 8.6 второго 7 или третьего 8 средств контроля блокируются второй 10 или третий 11 коммутаторы соответственно.

Система признаётся полностью отказавшей, если у неё вышло из строя два конфигурируемых процессора или два мажоритарных элемента.

Таким образом, разработанное устройство повышает надежность функционирования и контролепригодности многоканальной системы, за счет применения вне и внутрикристального резервирования конфигурируемых процессоров.

Трехканальная отказоустойчивая система на конфигурируемых процессорах с вне- и внутрикристальным резервированием, отличающаяся тем, что содержит три конфигурируемых процессора, в кристаллах которых синтезированы по два внутренних канала обработки информации, три средства контроля, три коммутатора, три мажоритарных элемента, конфигурационное ПЗУ, устройство загрузки конфигурации, три входа загрузки конфигурации, вход данных, три выхода данных, вход данных соединен с входами первого и второго внутренних каналов обработки информации первого-третьего конфигурируемых процессоров, выход первого внутреннего канала обработки информации первого конфигурируемого процессора соединен с первым входом первого средства контроля и со входом А первого коммутатора, выход второго внутреннего канала обработки информации первого конфигурируемого процессора соединен со входом В первого коммутатора и вторым входом первого средства контроля, выход первого коммутатора соединен с четвертым входом первого средства контроля, со вторым входом первого мажоритарного элемента, третьим входом второго мажоритарного элемента и третьим входом третьего мажоритарного элемента, первый выход первого средства контроля соединен со вторым входом логических условий первого коммутатора, второй выход первого средства контроля соединен с первым входом логических условий первого коммутатора, выход первого мажоритарного элемента соединен с третьим входом первого средства контроля и с первым выходом данных системы, выход первого внутреннего канала обработки информации второго конфигурируемого процессора соединен с первым входом второго средства контроля и входом А второго коммутатора, выход второго внутреннего канала обработки информации второго конфигурируемого процессора соединен со вторым входом второго средства контроля и с входом В второго коммутатора, выход второго коммутатора соединен с четвертым входом второго средства контроля, со вторым входом второго мажоритарного элемента, третьим входом первого мажоритарного элемента и с первым входом третьего мажоритарного элемента, выход второго мажоритарного элемента соединен с третьим входом второго средства контроля и вторым выходом системы, первый выход второго средства контроля соединен со вторым входом логических условий второго коммутатора, второй выход второго средства контроля соединен с первым входом логических условий второго коммутатора, выход первого внутреннего канала обработки информации третьего конфигурируемого процессора соединен с первым входом третьего средства контроля и входом А третьего коммутатора, выход второго внутреннего канала обработки информации третьего конфигурируемого процессора соединен со вторым входом третьего средства контроля и входом В третьего коммутатора, выход третьего коммутатора соединен с четвертым входом третьего средства контроля, со вторым входом третьего мажоритарного элемента, с первым входом второго мажоритарного элемента и с первым входом первого мажоритарного элемента, первый выход третьего средства контроля соединен со вторым входом логических условий третьего коммутатора, второй выход третьего средства контроля соединен с первым входом логических условий третьего коммутатора, выход третьего мажоритарного элемента соединен с третьим входом третьего средства контроля и с третьим выходом системы, выход ПЗУ конфигурации соединен с входом устройства загрузки конфигурации, выход устройства загрузки конфигурации соединен с первым-третьим входом загрузки конфигурации первого-третьего конфигурируемых процессоров соответственно.