Модуль оконечной системы сети afdx

Полезная модель относится к области вычислительной техники и может быть использована при построении структуры устройств бортового оборудования авионики осуществляющих прием/передачу информации по дуплексной коммутируемой бортовой сети Ethernet (AFDX) в соответствии со стандартом ARINC 664 и встраиваемых систем передачи данных использующих дополнительные модули, включая системы на основе стандартов PCI, Compact PCI. Сущность полезной модели заключается в расширении функциональных возможностей и упрощении схемного решения. Указанный технический результат достигается тем, что модуль сетевых интерфейсов содержит управляющий контроллер на основе ПЛИС, EEPROM (последовательное конфигурационное ППЗУ), Flash память, ОЗУ, первый и второй приемопередатчик физического уровня, первый и второй трансформаторы гальванической развязки, генератор тактовой частоты, первый и второй блоки светодиодных индикаторов, входы-выходы для подключения технологического канала JTAG, входы-выходы для соединения с системной шиной PCI, входы-выходы для двух портов с интерфейсом AFDX.

Полезная модель относится к области вычислительной техники и может быть использована при построении структуры устройств бортового оборудования авионики осуществляющих прием/передачу информации по дуплексной коммутируемой бортовой сети Ethernet (AFDX) в соответствии со стандартом ARINC 664 и встраиваемых систем передачи данных использующих дополнительные модули, включая системы на основе стандартов PCI, Compact PCI.

В результате проведенных патентно-информационных исследований аналогов предлагаемой полезной модели не обнаружено.

Задача, на решение которой направлено заявляемое техническое решение, заключается в расширении функциональных возможностей и упрощении схемного решения заявляемой полезной модели.

Технический результат, обеспечиваемый при реализации заявляемого технического решения, заключается в следующем:

- использование в качестве управляющего контроллера программируемой логической схемы (ПЛИС) с встроенным процессорным ядром значительно удешевляет систему, уменьшает количество дискретных элементов и облегчает разработку и модернизацию системы;

- использование входов-выходов для подключения технологического канала JTAG обеспечивает диагностику управляющего контроллера;

- использование светодиодных индикаторов обеспечивает контроль текущих режимов работы модуля;

- обеспечение приема и передачи информации по двум независимым портам AFDX со средой передачи Ethernet 10/100 Base-TX.

Указанный технический результат заключается в том, что модуль оконечной системы сети AFDX содержит Flash память, ОЗУ, первый и второй приемопередатчики физического уровня, первый и второй трансформаторы гальванической развязки, генератор тактовой частоты, первый и второй блоки светодиодных индикаторов, EEPROM, выполненное в виде последовательного конфигурационного ППЗУ для хранения конфигурационной информации управляющего контроллера, выполненного в виде программируемой логической интегральной схемы (ПЛИС) со встроенным процессорным ядром, при этом управляющий контроллер осуществляет прием/передачу информации по дуплексной коммутируемой бортовой сети Ethernet (AFDX) в соответствии со стандартом ARINC 664, причем первые, четвертые, пятые, шестые и седьмые входы-выходы управляющего контроллера соединены с соответствующими первыми входами-выходами EEPROM, Flash памяти, ОЗУ, первого и второго приемопередатчиков физического уровня, вторые входы-выходы которых соединены соответственно с первыми входами-выходами первого и второго трансформаторов гальванической развязки, вторые входы-выходы которых являются соответственно первыми и вторыми входами-выходами модуля оконечной системы сети AFDX для приема/передачи информации по первому и второму портам AFDX, при этом вторые и третьи входы-выходы управляющего контроллера являются третьими и четвертыми входами-выходами модуля оконечной системы сети AFDX для соединения с технологическим каналом JTAG и с системной шиной PCI соответственно, причем выходы первого и второго приемопередатчиков физического уровня соединены с соответствующими входами первого и второго блоков светодиодных индикаторов, выход генератора тактовой частоты соединен с входом управляющего контроллера.

Вариант исполнения структурной схемы модуля оконечной системы сети AFDX поясняется чертежом, на котором обозначены:

1 - модуль оконечной системы сети AFDX;

2 - управляющий контроллер, выполненный в виде ПЛИС со встроенным процессорным ядром;

3 - EEPROM, выполненное в виде последовательного конфигурационного ППЗУ

4 - Flash память;

5 - ОЗУ;

6 - первый приемопередатчик физического уровня (PHY);

7 - второй приемопередатчик физического уровня (PHY);

8 - первый трансформатор гальванической развязки;

9 - второй трансформатор гальванической развязки;

10 - первый блок светодиодных индикаторов;

11 - второй блок светодиодных индикаторов;

12 - генератор тактовой частоты (G);

13 - первый порт AFDX;

14 - второй порт AFDX;

15 - технологический канал JTAG;

16 - системная шина PCI.

2₁, 2₄, 2 ₅, 2₆, 2₇ первые, четвертые, пятые, шестые и седьмые входы-выходы управляющего контроллера 2 соединены с соответствующими первыми 3₁, 4₁, 5 ₁ 6₁, 7₁ входами-выходами EEPROM 3, Flash памяти 4, ОЗУ 5, первого 6 и второго 7 приемопередатчиков физического уровня, вторые 6₂, 7₂ входы-выходы приемопередатчиков физического уровня 6, 7 соединены соответственно с первыми 8₁, 9₁ входами-выходами первого 8 и второго 9 трансформаторов гальванической развязки, вторые 8₂, 9₂ входы-выходы трансформаторов гальванической развязки 8, 9 являются соответственно первыми 1₁ и вторыми 1₂ входами-выходами модуля оконечной системы сети AFDX 1 для приема/передачи информации по первому 13 и второму 14 портам AFDX, при этом вторые 2₂ и третьи 2 ₃ входы-выходы управляющего контроллера являются третьими 1₃ и четвертыми 1₄ входами-выходами модуля оконечной системы сети AFDX 1 для соединения с технологическим каналом JTAG 15 и с системной шиной PCI 16 соответственно, причем выходы первого 6 и второго 7 приемопередатчиков физического уровня соединены с соответствующими входами первого 10 и второго 11 блоков светодиодных индикаторов, выход генератора 12 тактовой частоты соединен с входом управляющего контроллера 2.

В модуле оконечной системы сети AFDX 1 управляющий контроллер 2 управляет передачей и приемом информации по двум 13, 14 портам AFDX. в соответствии со стандартом ARINC 664. обеспечивает передачу и прием информации по двум 13, 14 портам AFDX со скоростью 100 Мбит/с в соответствии со стандартом ARINC 664. Количество виртуальных каналов до 128 на прием и 128 на передачу. Управляющий контроллер 2 использует последовательное конфигурационное ППЗУ (EEPROM) 3 для хранения конфигурационной информации управляющего контроллера 2. Управляющий контроллер 2 автоматически загружает конфигурацию из последовательного конфигурационного ППЗУ (EEPROM) 3 после подачи питания или сброса. Во Flash памяти 4 хранится начальный загрузчик и функциональное программное обеспечение для процессорного ядра (на чертеже не показано) управляющего контроллера 2. ОЗУ 5 предназначено для хранения данных для передачи, которые записываются туда с системной шины PCI 16. Трансформаторы 8, 9 предназначен для гальванической развязки между приемопередатчиками физического уровня (PHY) 6, 7 и физической средой передачи данных. После включения питания модуля оконечной системы сети AFDX 1 осуществляется индикация режимов работы через блоки светодиодных индикаторов 10, 11. При этом управляющий контроллер 2 имеет входы-выходы 2₃ для подключения технологического канала 15, который предназначен для диагностики управляющего контроллера 2. Через блоки светодиодных индикаторов 10, 11 осуществляется индикация скорости передачи по интерфейсу AFDX. Приемопередатчики 6, 7 осуществляют кодирование/декодирование и прием/передачу информации и представляют собой микросхемы контроллеров физического уровня Ethernet 10/100/1000 Мбит/с.

Модуль оконечной системы сети AFDX, характеризующийся тем, что он содержит Flash память, ОЗУ, первый и второй приемопередатчики физического уровня, первый и второй трансформаторы гальванической развязки, генератор тактовой частоты, первый и второй блоки светодиодных индикаторов, EEPROM, выполненное в виде последовательного конфигурационного ППЗУ для хранения конфигурационной информации управляющего контроллера, выполненного в виде программируемой логической интегральной схемы (ПЛИС) со встроенным процессорным ядром, при этом управляющий контроллер осуществляет прием/передачу информации по дуплексной коммутируемой бортовой сети Ethernet (AFDX) в соответствии со стандартом ARINC 664, причем первые, четвертые, пятые, шестые и седьмые входы-выходы управляющего контроллера соединены с соответствующими первыми входами-выходами EEPROM, Flash памяти, ОЗУ, первого и второго приемопередатчиков физического уровня, вторые входы-выходы которых соединены соответственно с первыми входами-выходами первого и второго трансформаторов гальванической развязки, вторые входы-выходы которых являются первыми и вторыми входами-выходами модуля оконечной системы сети AFDX для приема/передачи информации по первому и второму портам AFDX соответственно, при этом вторые и третьи входы-выходы управляющего контроллера являются третьими и четвертыми входами-выходами модуля оконечной системы сети AFDX для соединения с технологическим каналом и с системной шиной PCI соответственно, причем выходы первого и второго приемопередатчиков физического уровня соединены с соответствующими входами первого и второго блоков светодиодных индикаторов, выход генератора тактовой частоты соединен с входом управляющего контроллера.