Таймер

ОПИСАНИЕ

И ЗЬБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ()995328

Союз Советских

Социалистических

Республик (б1) Дополнительное к авт. свид-ву— (22) Заявлено-08.10.81 (21) 3344094/18-21 с присоединением заявки №вЂ” (5i) М. Кл.з

Н 03 К 17/28

Гееударстееиимй кемитет

СССР по делам изебретеиий и открытий (23) Приоритет— (53) УДК 621.318.

5б 2 (088.8) Опубликовано 07.02.83. Бюллетень №5

Дата опубликования описания 17.02.83 (72) Авторы изобретения

В. А. Ромайов и А. Г. Бахарев (71) Заявитель

Производственное объединение «Уралэнергоцвет» (54) ТАЙМЕР

Изобретение относится к программновременным устройствам и может быть использовано в устройствах автоматики для получения точных интервалов времени.

Известно реле времени, содержащее интегратор, два компаратора, выходное устройство и переключающее устройство f1).

Однако это реле времени имеет ограниченные функциональные возможности и может работать только как реле времени (режим одновибратора). Такие реле вре- о мени не могут быть включены последовательно для увеличения выдержки времени, не могут работать в режиме задающего генератора или работать со счетчиками.

Быстродействие такого реле времени (его готовность к повторному запуску) невелико, так как для осуществления повторного запуска необходимо снятие питающего напряжения, затем необходимо время для разряда конденсатора интегратора и только после этого возможен повторный запуск пу- 20 тем подачи питающего напряжения.

Известен таймер с регулируемым временем отсчета, который содержит интегратор на операционном усилителе и компаратор, первый вход которого подключен к выходу интегратора, а второй — к клемме опорного напряжения. Известный таймер является генератором одиночного линейно-изменяющегося напряжения, зависящего от времени в соответствии с формулой

Недостатками известного устройства являются ограниченные функциональные возможности и низкое быстродействие, так как выходной сигнал компаратора меняет свою полярность только в конце отсчета времени, для него начало отсчета времени остается неопределенным. При замыкании цепи обратной связи компаратор-интегратор образуется генератор напряжения треугольной формы. Кроме того, такие таймеры не могут включаться последовательно для увеличения выдержки времени. Все это ограничивает функциональные возможности таймера. Быстродействие такого таймера (его готовность к повторному запуску) также невелико, так как для повторного запуска необходимо замкнуть ключевое устройство в цепи обратной связи интегратора, тре995328 буется время для разряда конденсатора, только тогда возможен повторный запуск.

Цель изобретения — повышение быстродействия таймера и расширение функциональных возможностей.

Поставленная цель достигается тем, что в таймер, содержащий последовательно соединенные интегратор и компаратор на операционных усилителях, введены инвертирующий усилитель, вход которого подключен к выходу компаратора, две цепи, выполненные из резисторов и диодов, и клеммы, при этом резистор одной из цепей подключен к внешней клемме и соединен с анодами трех диодов, один из которых катодом подключен к входу второго каскада усиления операционного усилителя компаратора, второй — к выходу подключенной к клемме

«Вход» второй цепи из последовательно соединенных диода и резистора и к шине взвода интегратора, а катод третьего диода— к клемме «Пуск».

На чертеже представлена функциональная схема предлагаемого таймера.

Таймер содержит интегратор 1, выполненный на операционном усилителе 2, конденсаторе 3 в цепи обратной связи и диоде

4, компаратор 5 на операционном усилителе 6, причем первый вход компаратора подключен к выходу интегратора 1, второй вход к первой клемме 7 опорного напряжения, выход компаратора подключен к второй клемме 8 и к входу инвертирующего усилителя 9, выход которого подключен к третьей клемме 10. К шине взвода (сброса) интегратора 1 (к входу промежуточного каскада усиления операционного усилителя 2) подключены две цепи, выполненные из резисторов и диодов, причем первый резистор 11 одной из них соединен с четвертой клеммой 12 и с анодами трех диодов. Катод первого диода 13 подключен к третьему входу компаратора 5 (к входу промежуточного каскада усиления операционного усилителя 6), катод второго диода 14 подключен к выходу второй цепи, а катод третьего диода 15 — к пятой клемме 16 «Пуск».

Вторая цепь, состоящая из последовательно соединенных второго резистора 17 и четвертого диода 18, подключена к шестой клемме 19.

Таймер работает следующим образом.

При использовании таймера в режиме одновибратора замыкаются клеммы 8 и 12 (на чертеже показано пунктиром).

При включении таймера компаратор 5 под действием опорного напряжения с клеммы 7 входит в режим положительного насыщения, положительный сигнал с выхода его операционного усилителя 6 через резистор

11 и диод 13 поступает на вход второго каскада усиления операционного усилителя

6 компаратора 5, Тем самым образуется положительная обратная связь, минуя первый каскад усиления операционного усилителя 6, действие его входных сигналов блокируется, и в дальнейшем они не оказывают влияния на состояние компаратора 5, т. е. на выходе компаратора 5 всегда сохраняется положительный сигнал. Этот сигнал с выхода компаратора 5 через резистор 11 и диод 14 поступает на шину взвода интегратора 1 (на вход промежуточного каскада усиле ния его операционного усилителя 2).

На выходе интегратора 1 мгновенно формируется положительный сигнал неза1О висимо от времени заряда конденсатора 3, так как цепь отрицательной обратной связи, замыкаемая через конденсатор 3, блокируется сигналом взвода интегратора (блокируется действие входных сигналов, поступающих на входы первого каскада усиления операционного усилителя 2) . Конденсатор 3 интегратора 1 через диод 4 заряжается положительным сигналом с выхода операционного усилителя 2. Положительный сигнал с выхода интегратора 1 поступает на вход компаратора 5, но не оказывает на него воздействия, так как действие входных сигналов первого каскада усиления операционного усилителя 6 блокировано положительным сигналом, поступающим на промежуточный каскад усиления через резистор 11 и диод 13. Таким образом, таймер находится в состоянии готовности: интегратор 1 взведен, конденсатор 3, заряжен, компаратор 5 находится в устойчивом состоянии положительного насыщения.

ЗО При поступлении на клемму 16 отрицательного запускающего импульса блокируются цепочки резистор 11 — диод 13 и резистор 11 — диод 14. Таким образом, положительный сигнал с выхода компаратора 5 не поступает на входы операционных усилителей 2 и 6. Компаратор 5 под действием положительного напряжения с интегратора 1 переходит в режим отрицательного насыщения (начало отсчета времени таймером), напряжение на выходе интегратора

40 1 линейно уменьшается. Как только напряжение на выходе интегратора 1 достигнет уровня опорного напряжения, поступающего на второй вход компаратора 5 с клеммы 7, компаратор 5 перейдет в режим положительного насыщения (отсчет времени закончен), сигнал с его выхода через цепочки резистор 11 — диод 13 и резистор 11— диод 14 поступит на входы промежуточных каскадов усиления операционных усилителей 2 и 6. Интегратор 1 при этом взводиту ся, а компаратор 5 остается в устойчивом режиме положительного насыщения (действие входных сигналов, поступающих с интегратора 1 и с клеммы 7, блокировано).

Таймер готов к повторному запуску.

Таким образом работает таймер в режиме одновибратора. Отсчет времени таймером начинается одновременно с поступлением запускающего импульса.

995328

Формула изобретения

5

Для последовательного соединения таймеров, работающих в режиме одновибратора, необходимо соединить клеммы 16

«Пуск» всех таймеров, а клемму 10 (выход инвертирующего усилителя 9 предыдущего таймера) подключить к клемме 19 последующего таймера. Тогда по сигналу «Пуск», поступающему на соединенные клеммы 16, происходит переход компараторов всех таймеров в режим отрицательного насыщения (начало отсчета), но сформированный на выходе инвертирующего усилителя 9 положительный сигнал с предыдущего таймера поступает через диод 18 и резистор 17 на шину взвода интегратора 1 последующего таймера и удерживает интегратор 1 во взведенном состоянии. На выходе интегратора первого таймера напряжение линейно уменьшается, так как первый таймер работает, как описано выше, в режиме одновибратора.

По окончании выходного импульса компаратор переходит в устойчивое состояние положительного насыщения, на выходе инвертирующего усилителя 9 формируется отрицательный сигнал, диод 18 последующего таймера закрывается и начинается процесс интегрирования интегратора 1 этого таймера.

После отработки времени вторым таймером начинает работать третий таймер и т. д.

Каждый из таймеров отрабатывает время, равное сумме времен предыдущих таймеров плюс свое время.

Для работы таймера в режиме задающего генератора необходи мо к клемме 8 подключить дифференцирующую цепочку, выход дифференцирующей цепи подключить к клемме 12. Тогда положительный сигнал, формируемый на выходе компаратора 5, дифференцируется и положительным дифференциалом через цепочки резистор 11— диод 13 и резистор 11 — диод 14 компаратор 5 кратковременно удерживается в режиме положительного насыщения, а интегратор 1 — во взведенном состоянии. Время положительного дифференциала должно равняться времени, необходимому для полного заряда конденсатора 3 интегратора 1. По окончании положительного дифференциала компаратор 5 переходит в режим отрицательного насыщения под действием положительного напряжения, поступающего с взведенного интегратора 1, напряжение на выходе интегратора 1 линейно уменьшается и при достижении уровня опорного напряжения с клеммы 7 переводит компаратор 5 в режим положительного насыщения. При этом дифференциальной цепью формируется положительный дифференциал, которым вновь взводится интегратор 1. Работа схемы циклически повторяется.

Если к выходу таймера, работающего в режиме задающего генератора, подключить счетчик, то появляется возможность остановить работу генератора по набору счетчиком заданной программы. Для этого вы5

45.ход счетчика подключается к клемме 19 таймера. При появлении на выходе счетчика логической единицы +U через диод 18 и резистор 17 интегратор 1 таймера взведется и будет удерживаться в этом состоянии до сброса счетчика.

Время работы таймера (период) может регулироваться путем изменения напряжения, поступающего на вход интегратора 1, или путем изменения опорного напряжения с клеммы 7.

Схема предлагаемого таймера позволяет расширить его функциональные возможности и значительно повысить быстродействие и готовность таймера к повторному пуску.

Функциональные возможности таймера расширяются за счет возможности изменения режимов его работы путем переключения его внешних клемм. Таймер может работать в режиме одновибратора (реле времени). с регулируемым в широком диапазоне временем отсчета (от мкс до десятков секунд), причем время начала отсчета таймера четко обозначено, такие таймеры могут соединяться последовательно для увеличения выдержки времени, причем каждый из таймеров будет отрабатывать время, равное сумме времен предыдущих ему таймеров плюс свое время. Путем незначительных внешних переключений таймер может работать в режиме задающего генератора совместно со счетчиками. Быстродействие таймера повышается за счет того, что его интегратор автоматически взводится (сбрасывается) после окончания отработки таймером временного интервала и находится во взведенном состоянии (состоянии готовности к повторному запуску) все время до поступления следующего пускового импульса, т. е. сброс интегратора в таймере происходит не по сигналу пуска, как в известном таймере, а по сигналу окончания отработки таймером предыдущего интервала времени. Кроме того; предлагаемая схема взвода интегратора (заряд конденсатора интегратора) позволяет значительно сократить время подготовки интегратора к последующему пуску.

Таймер может быть выполнен на интегральных операционных усилителях, имеющих вывод входа второго каскада усиления, например, на усилителях К553УД1.

Таймер, содержащий последовательно соединенные интегратор и компаратор на операционных усилителях, отличающийся тем, что, с целью повышения быстродействия и расширения функциональных возможностей, в него введены инвертирующий усилитель, вход которого подключен к выходу компаратора, две цепи, выполненные из резисторов и диодов, и клеммы, при этом

995328 дул Ь иг!

Составитель И. Радько

Редактор С. Крупенина Техред И; Верес Корректор О. Билак

Заказ 520!45 Тираж 934 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! !3035, Москва, Ж вЂ” 35, Раушская наб., a. 4/3

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4 резистор одной из цепей подключен к внешней клемме и соединен с анодами трех диодов, один из которых катодом подключен к входу второго каскада усиления операционного усилителя компаратора, второй— к выходу подключенной к клемме «Вход» второй цепи из последовательно соединенных диода и резистора и к шине взвода интегратора, а катод третьего диода — к клемме «Пуск».

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 738164, кл. Н 03 К 17/28, 16.12.77.

2. Кофлин P. и Дрискол Ф. Операционные усилителя и линейные интегральные схемы. М., «Мир», 1979, с. 99 — 100, рис. 6.7 (прототип) .