Регистр

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик (ii) 987681 (63) Дополнительное к авт. свид-ву(22) Заявлено 28. 08. 80 (21) 2982169/18-24 с присоединением заявки Hо (23) Приоритет

Опубликовано 0701.83, Бюллетень ))о 1

ДЦМ.К<.

Q 11 С 19/00

Государетненный комитет

СССР по делам изобретений и открытий (И) УДК 681 . 327. 66 (088.8) Дата опубликования описания 07.01, 83 (72) Автор изобретения

В.И. Кочергин (7 ) ) Заявитель . Ордена Трудового КРасного Знамен проектно-конструкторский технологичв! (54) РЕГИСз;Р

=)тот регистр при получении ошибочной информации также не производит ее исправления. В процессе хранения инФормации в результате случайного сбоя триггеров регистра информация ., регистра искажается.

Цель изобретения — повышение помехоэащишенности регистра.

Поставленная цель достигается тем,.

>что в регистр, содеркащий ячейки пнмяти, каждая из ксторых состоит из

Вв -триггера и элементов И, выходы первого и второго элементов И сое15 динены соответственно с одними R" "и

S-входами ИБ4 -тpкггepа, выходы третьего и четвертого элементов И соеди. нены соответственно с другнмк R" к

S-входами RS4-триггера, первые входы четвертых элементов И ячеек памяти явлются входами регистра,н шины уп- равления, введен блок коррекции, входы которого соединены с выходами

RS@-триггеров ячеек памяти, выходы блока:коррекции соединены)с первыми входами третьих элементов И ячеек памяти, первый вход второго элемента И каждой ячейки памяти соединен с выходом третьего элемента И данной ячейки памяти, ьторые входы второго и третьего элементов И ячеек памяти

Изобретение относится к вычкслнтельной технике и, в частности, к запоминакяднм устройствам к может быть использовано в электроприводах с цифровым управлением и в системах управления -этими приводами.

Известен регистр, выполнякщий функции приема, хракения и передачи информации. Информация хранится в регистре в ниде слова, представленно-.. го комбинацией сигналов 0 и 1., Каждому разряду числа, записанному в

Регис р, соответствует свой разряд регистра, выполненный,.как правило, на основе триггеров RS RSg, 9 D или П(типов (1).

Данный регистр может быть использован для сигналов многофазного кода,. но он обладает рядом недостатков, которые заключаются в воэможности, приема ошибочной информации, хранении ошибочной информации и возникновении ошибок во время ее хранения.

Наиболее близким к предлагаемому по технической cyaysости является Регистр с параллельным примаои информации, выполненный иа ВВ -триггерах, где входные шины соединены с R- u

8-входами 1Е -триггеров через элементы связи например, элементы H) /

/ ." Ь

t следоват"ель ский, т электромеханики !

987681

Т а б л и ц а 1

Сигналы Фаз

q а я

Ч„ Ч2

Ч Ч

1 0 О О

О

2 1 О О

3 1 1 О

4 1

5 1

6 1

7 О

8 О

9 0

l 1

1 1

1 1

1 1

О 1

0 О

q ° ч

Ч -Ч

Ч ° Ч, 4 3

Ч3 Ч4

10 0 О О

q - Ч соединены с первой шиной управления, первый вход первого элемента И каждой ячейки памяти соединен с выходом четвертого элемента И данной ячейки памяти, вторые входы первого и четвертого элементов И соединены с второй шиной управления, а выходы блока коррекции являются выходами регистра.

На фиг. 1 изображена Функциональ ная схема предлагаемого регистра на Фиг.2 - графики, поясняющие выбор числа элементов И в группах; на фиг. 3 - схематичное выполнение блока коррекции.

Регистр (Фиг. 1) содержит ячейки 1-М памяти, каждая из которых состоит из RSg-триггера 2 и элементов

И 3-. 6, шины 7 и 8 у*равления и блок

9 коррекции.

Пример:схематичного выполнения блока коррекции для одного двоичного слова с количеством разрядов М-2 приведен на фиг. 3 ° Блок содержит элементы И 10-15 и элемент ИЛИ 16.

Прежде чем приступить к описанию

Функционирова ия регистра следует 25 пояснить принципы построения цифровых сигналов многоразрядного (многофазного) кода на примере пятиразрядного (пятифазного) кода ш = 5..

В табл. 1 приведены разряды (сиг- 30 валы фаэ) Ч -Ч g пятифазного кода и

При исправлении одиночных ошибок многофазного кода (М = 1) сигнал на

Выходе блока 9 коррекции для фазы (определяется зависимостью, 60

,.Ч,%„, К „+„Р Ф;,Ф;+„ ) где ., . и ; „- входные сигналы, Фаз 1, 1-1 и 1+ф р регистра ф$ соответствующие им сигналы обычного цифрового. кода с основанием счисления P 10.

В первой строке табл. 1 приведена кодовая комбинация сигналов фаз, соответствующая эквивалентной цифре О обычного десятичного кода, при которой все сигналы равны О. При дальнейшем увеличении эквивалентных цифр обычного, десятичного кода происходит последовательное появление сигналов 1 от первой фазы к более старшим. При кодовой комбинации, эквивалентной цифре 5, все сигналы фаз равны 1 (шестая строка табл . 1). Дальнейшее увеличение эквивалентных цифр обычного кода приводит к появлению сигналов О от первой фазы к более старшим вплоть до цифры О, когда все сигналы

Фаз равны О.

Аналогичным образом может быть построена таблица для сигналов многофазного кода с любым основанием системы счисления Р = 2e, В соответствии с этими представлениями очевидно, что кодовые комбинации цифровых сигналов содержат только два непрерывных множества: множество сигналов О и множество сигналов 1 .

Эквивалентные сигналы обычного кода

Я,.- выходной сигнал фазы регистра.

Например, для пятифазного кода логическая схема исправления ошибок во всех пяти фазах имеет следующий виде |I i3 s" Юъ" ЪЬъ(g, -q<(„„vq, ö ч ),„Ч,з, 987681

О,,, иС С г Ч $q94 Ъ Ьг ф4 в» 4ф в ф4ф т ф М!

Таблнца2

При исправлении пачек ошибок из

5 двух сигналов (М = 2) логическая схе; ма для i фазы выглядит так:

i Аргументы

0 0

35 4

В соответствии с методикой при

1нулевых сигналах фаз. q1 .1 = 0 и q„ +» 1

= 0 независима от значения сигнала фаз на выходной шине триггера сигнал на выходе регистра для этой фазы должен быть нулевым q. = 0 (первая стро-. ка табл. 2) . Аналогично при наличии сигналов фаэ а.1 = 1 u q . 1 независимо от значения сигнаЛа q на вы1 ходной шине триггера сигнал на выходе регистра должен быть равен едиi нице Ч» = 1 (последняя строка табл.2) . !

Если.обозначить множество значений сигналов Ч » и сц„ когда сигнал фазы В„(должен передаваться без| изменения через В», та в соответствии с правилами логики нетрудно получить значение исправленного сигнал .ла

35 Ь 1-1ФМ 1 R1+1 > где вместо множества В,(можно подставить множество Вг,,которое содер-. жит все сочетания сигналов q<. и

Ч„+1, кроме значения первой строки

40 табл. 2, и включает в себя множество R4 (R„< R; R.„= R„f < ° q - ) . В самом деле

4 = Ч 1-191. "4Ъ %-Ж., %| М- Ф1Н=

:= И-1%11" "1Ч1

: Ииоиество д в соответствии с таил.т R<-=q, .ô, тогда ™

50 | »с 1б1ФФ-1 т Ф1-1 |1 11.1%1-| 1%1-1" Ф1 в1+1

l ЧЬ» 1Ц;., i что полностью соответствует логическоиу выражению (1) устройства для исправления сшибок при R = 1. дпя примера рассмотрим одиночную ошибку при передаче эквивалентной цифры 1 в пятифазном коде (см. табл. 1). Пусть на вход регистра по» ступает ошибочный сигнал 1 0010, 60 где ошибка в, четвертой фазе. В соот ветствии с логическим выражением (2) эта ошибка исправляется:

q 11ч 10Ч10=1;

4 I. ф3 q = 0 11 0 О„v l 0 = 0>

Ъ |Ю1-Ъ" ЪФ1 ЗР%Ж+ 4 В +а (Ъ)

| 1-а 1-г )1 1 1+21| 4-г|) 1-1" 11г| 1 Ъ и т.д.

Число элементов И с двумя входами в выражениях (1)-(Э) графически представлено соответственно на фиг.2а

2в, где слева и справа от сигналов

Ч1 записываются в строгой последовательности номеров фаз сигналы, число которых равно 2М вЂ” 1., Если в этой последовательности должны быть сигналы с номером фазы больше К, то онн

- заменяются ь)нверсными сигналами фаэ начиная с первой фазы (с,, с,,...) .

Если в этой последовательности должны быть сигналы фаз с номером меньше 1 то они заменяются инверсными . сигналами фаз начиная с К (q.,q

- ° ° ) °

Предлагаеьиюй регистр работает следующим образом.

При подаче сигнала на шину 8 информация на входных шинах через элементы И б поступает в регистр и устанавливает его триггеры 2 в соответствии с этими сигналами. Сигналы с выходов триггеров 2 после исправления ошибок в блоке 9 поступа»от на выходные регистры. В режиме хранения информации снимается сигнал с шины 8 и подается на шину 7. В этом случае исправленная от ошибок информация с выходов регистра снова через элементы.И 5 подается на входы триг(геров 2 и устанавливает их в положения, соответствующие кодовой комбинации многофазного кода.

Методика обнаружения: и исправления ошибок.многофазного кода в блоке 9 основана на распознавании 1||е прерывности множеств сигналов 0 и 1 . В самом деле, при единичной ошибке в многофаэнои коде, когда в множестве последовательных сигналов 0 появляется сигйал 1, он должен быть воспринят как обыч ный. Аналогичным образом в множестве последовательных сигналов 1 появление сигналов 0 должно быть воспринято как ошибка.

Работа по;исправлений, например, одиночных ошибок многофазного кода может быть пояснена табл. 2, где показано значение исправленного сигнала фазы Ч» в зависимости от сиг налов соседних фаз q„ » и ц;+», ко» торые являются аргументами логичес кой функции.

Строка q..

Л1.»

987681

Строка

Аргументы

1 1

Ч

М 4 а. Чл +л Чл+а.

0 О

О О

0.О

Ч °

Л- Л и

2 -1 л л

2и

Тнблица4

Строка

Ч„„

Аргументы

1 (Ч

0 0 лил

И

2 -1

I к2

Формула изобретения е

q". 0 ОМО 1.Vl О =. Ор

10 1 000=0;

q, = .0 1 Ч 0 а у 1 О - О.

Работа блока 9 по одновременному исправлению пачек ошибок мйогофазного кода может быть поясне на на примере пачки ошибок из двух сигналов (R .2) .

На основании табл. 3 и 4 анапогично рассмотренному выше примеру можно записать ц ; =, ),,ц;,ц„-.„ю л, v R chчЪ-кЬ -ЛЬ

Ф +ьч 129(, а учитывая, что 1 Ъ-Дс- 29 1iq % +2i

I 4 -" -,ъ..Ф. логическое выражение для исправления сигнала q- в пачке иэ двух оши1 бок полностью совпадает с выражением (3) .

Аналогичным образом происходит исправление сигналов в пачках из любого количества ошибок.

Таким образом, предлагаемый регистр позволяет принимать информацию с одновременным исправлением ошнбок. После ее приема регистр позволяет сохранить эту информацию, поскольку за счет обратной связи с

В табл. 3 показаны состояния сигналов фаз, когда сигнал фазы 1 второй в пачке, а в табл. 4 — когда этот сигнал первый в пачке. Кроме того, в табл. 3 и 4 выделяются ана

5 ло но рассмотр нно у в е приер3 дна множества к, и Rg. (R 7Rg " B .табл. 3) и Вл и R2(R+> R - в табл .. 4) .

Та блица 3

Ч л -л Чл л а Ч л +з. выхода регистра на его вход осуществляется непрерывная блокировка многофазного кода, которая не позволя ет помехам установить триггеры ре45 гистра н нештатные состояния.

Регистр, содержащий ячейкн питания, каждая из которых состоит из RS< -триг" .гера и элементов И,ныходы первого и второго элементов Й соединены соответственно с одними R- u S-входами RS4триггера, выходы третьего и четвертого элементов И соединены соответственно с другими R- u S-входами RS4-триггера, перные входы четвертых элементов И ячеек памяти являются входами регистра, и шины упранления, о т л ич а ю щ н и с я тем, что, с целью повышения помехозащищенности регнст ра, н него введен блок коррекции, входы которого соединены с выходами

RSg-триггеров ячеек памяти, выходы

65 блокд коррекции соединены с перньвли

987681

Юы/ОЖ входами третьих элементов И ячеек памяти, первый вход второго элемента И каждой ячейки памяти соединен с выходом третьего элемента И данной ячейки памяти, вторые входы второго и третьего элементов И ячеек памяти соединены с первой шиной управления, . первый вход первого элемента И каж. дой ячейки памяти соединен с выходом четвертого элемента И данной ячейки памяти, вторые входы первого 10 и четвертого элементов И соединены с . второй шиной управления, а выходы блока коррекции являются выходами регистра.

Источники информации, принятые во внимание при экспертиэе

1. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств.

М., Советское радио, 1975, с. 104-111, 2. Самофалов К.Г. и др. Электронные цифровые вычислительные машины.

Киев. B a школа, 1976, с. 131140 (прототип) .

987681 i li il

;3 И - 1-1 4 б с г г ..т

Составитель A. Воронин 1ехред T.Èàòî÷êà, Корректор С. Шекмар

Редактор И. Рачкулинец

Заказ 10314/40

Тираж 592 Подписное

ВКИИПИ Государственного комитета СССР, по делам изобретений и открытий

113035, Иосква, Ж«35., Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4