Запоминающее устройство

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ («ь 983756

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 10.10, 80 (21) З2197б5/18-24 с присоединением заявки Йо (23) Приоритет—

f53) М. Кп.з

G 11 С 19/00

Государственный комитет

СССР г по делам изобретений и открытий

Опубликовано 2Ю2.82. Бюллетень М9 47 (53) УДК б81. 327. . бб (088. 8}

Дата опубликования описания 2-3-. 12.82

Г

1 ь (72) Автор изобретения

А. В. Кайма

Ф

1 (7Ф) Заявитель (54} ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике, в частности к технике запоминающих устройств, и может быть использовано в средствах связи, средствах отображения информации,автоматике.и телемеханике.

Известно запоминающее устройство, содержащее первую группу транзисторов, которые являются элементами па мяти и расположены на поверхности полупроводниковой подложки. Каждый транзистор имеет эмиттерную, базовую и коллекторную области. Область эмиттера соединена с шиной столбца.

Базовая область размещена ниже эмиттерной области.и обладает плавающими потенциалами.

Коллекторная область находится под базовой областью и образует ряд матриц памяти. Узел программирования содержит вторую группу транзисторов,, сформированных на поверхности полупроводниковой подложки, с целью подачи напряжения межцу эмиттерной и коллекторной областями, по крайней мере, одного выбефного транзистора из первой группы, чтобы инвертировать смешение эмиттерно-базового перехода выбранного транзистора. В результате происходит короткое замыкание перехода эмиттербаза, ширина базы транзисторов первой группы больш „, чем у транзисторов второй группы $ 1).

Недостатками известного устройства являются относительно большой объем оборудования на бит запоминаемой информации, а также сложная функциональная схема.

Наиболее близким к предлагаемому по технической сущности является запоминающее устройство, содержащее дешифратор адреса, выходы которого соединены с группами запоминающих элементов, подключенных выходами к основным шифраторам, регистр числа, дополнительную группу запоминающих элементов и подключенный к их выходам дополнительный шифратор, элемен ты И и ИЛИ, блоки контроля, входы каждого из которых подключены к входам соответствующего основного шифратора, причем первые входы элементов И подключены к выходам дополнительного шифратора, вторые входы попарно соединены с выходами блоков контроля, а выходы подключены к регистру числа через элементы ИЛИ, вторые входы которых соединены с выходами основных шифраторов (2 .

3 / 983756

О О О 0 1 0 1 1 О 1 О О 1 1 1 1 О О О

Недостатками известного устройства является сложное структурное его выполнение, малая емкость запоминаемой информации на единицу обьема оборудования, узкая область примененйя.

Целью изобретения является упроще- > ние устройства.

Поставленная цель достигается тег, что в запоминающее устройство, содержащее .дешифратор, вхолы которого являются входами устройства, вход- 10 ные элементы ИЛИ, входы которых соединены с выходами первой группы дешифратора, регистр хранения единиц, входы которого соединены с выходами второй, группы дешифратора, накопи- 15 тель, выполненный на регистрах, входы первой группы которого соединены с выходами третьей группы дешифратора, входы второй группы накопителя соединены с выходами входных элементов ИЛИ, выходные элементы ИЛИ, выходы которых соединены с входами регист ра числа, выходы регистра числа являются выходами устройства, введены коутатор и блок умножения входы 25 первой группы которого соединены с выходами четвертой группы дешифратора, выходы накопителя соединены с входами коммутатора, выходы которого соединены с входами второй группы блока умножения, входы третьей группы которого соединены с выходом регистра хранения единиц, выходы блока умножения соединены с входами выходных элементов ИЛИ.

На чертеже изображена функциональ- 35 ная схема запоминающего устройства.

Предложенное устройство содержит дешифратор 1, регистр 2 хранения единиц, накопитель 3, выполненный на регистрах, входные элементы ИЛИ 4, 40 коммутатор 5., блок.б умножения, вы1 2 3 4 5 б 7 8 9 10 11

Например, разряды 5, б, 7, 9, 10, 11,-13, 14, 15 являются общими соответственно для первой и второй, второй и третьей, третьей и четвертой частей линейки сжатой информации.

Устройство функционирует следующим образом.

На входы устройства поступает многоразрядное двоичное слово.

Количество разрядов в слове может изменяться в пределах от единицы до какого-то конечного числа К.

1ф И C К, где И вЂ” число разрядов в слове. С выхода дешифратора 1 двоичное слово поступает в накопитель

3 и регистр 2 хранения единиц.

Записав информацию в регистр 2 и накопитель 3, ЭВМ (не показано) формирует адреса к группе входных элементов HJIH 4, регистру 2, накопи- 65 ходные элементы ИЛИ 7, регистр 8 чисел, Характерной особенностью предлагаемого запоминающего устройства является то, что построение его предложено на принципе перемножения частей линеек сжатой информации с соответствующими комбинациями единиц. В результате перемножения указанной информации образуются столбцы частных сомножителей. В этих столбцах содержится необходимая информация для ЭВМ.

Линейка сжатой информации — пакет ф -разрядных комбинаций на все сочетания, сжатий в линейку со значительно меньшим числом разрядов, чем в пакете. Пакеты состоят из одно-, двухи И -разрядных комбинаций на все сочетания. Для каждого пакета комбинаций имеется соответствующая линейка сжатой информации.

Так, например, для пакета четырехразрядных комбинаций на все сочетания

О 1 2 3 4 5 б 7 8 9 10 11 12 13 14 15

О О О О О О О О 1 1 1 1 1 1 1 1

OOOO1111OOO O

ОО11ОО11ОО1 1 O

0 1 О 1 О 1 О 1 О 1 О 1 О 1 О 1 имеется линейка сжатой информации из девятнадцати разрядов

110 1О O1

В лИнейке сжатой информации содержатся все комбинации соответствующего пакета.

Если пронумеровать по порядку разряды лннейки сжатой информации и разделить ее на семираэрядные части, то образуются четыре части с общими разрядами для .смежных частей линейки сжатой информации.

12 13 14 15 16 17 18 19 телю 3 и блоку 8 и передает их на вход дешифратора 1, По адресу дешифратора из регистра

2 и накопителя 3 считываются комбинации единиц, часть линейки сжатой информации и передаются на входы блока б и коммутатора 5.

Общие разряды части линейки сжатой информации считываются единичны

1 ми уровнями входных элементов ИЛИ 4.

В коммутаторе 5 часть линейки сжатой информации коммутируется и передается на входы блока 6. В блоке 8 осуществляется перемножение части, линейки сжатой информации с, комбинацией единиц.

В результате перемножения в группах элементов И блока б образуются полные столбцы частных сомножителей (комбинации), соответствующие де сятичным числам О, 1, 2, 5:

S 983756 . 6

0 0 0 0 1 0 1 — первая часть линейки сжатой информации, 1 1 1 1 — комбинация единиц, 00 00101

0- 0 0 0 1 0 1 частичные сомножители

0000101

Формула изобретения

1. Патент CD)A 9 4045784, кл. G 11 С 17/00, 1977.

2. Авторское свидетельство СССР

Р 572849, кл. G 11 С 17/00, 1976 (прототип).

0 0 0 0 100 1 неполные полные неполные стблбцы столбцы столбцы

Схема блока 6 выполнена так, что неполные столбцы частных сомножителей в блоке 6 не образовываются. При перемножении второй, третьей и четвертой части линейки сжатой информации с четырехразрядной комбинацией единиц в группах элементов И блока б образуются комбинации, соответствующие десятичным числам 11, 6, 13, 10, 4, 9i Зю 7i 15 14i 12 i 8 °

По адресу дешифратора 1 из соответствующей группы И блока б считывается требуемая комбинация и передается на вход выходных элементов ИЛИ 7.

С выхода выходных элементов ИЛИ 7 комбинация передается в регистр 8, а из него на выход устройства (на- . пример, в ЭВМ). Если требуется другая комбинация этой части линейки, то она Формирует адрес к этой груп- 30 пе элементов И блока б, в которой содержится эта комбинация и передает его на вход дешифратора 1. По адресу с выхода.дешифратора 1 из блока 6 считывается комбинация и через по- 35 средство выходных элементов ИЛИ 7 передается в регистр 8, а затем на выход устройства.

В этом случае ЭВМ не обращается к накопителю 3 и регистру 2 за частью 40 линейки сжатой информации и комбинацией единиц. Если ЭВМ требуется выбрать комбинацию из другой части линейки сжатой информации, то она формирует адрес .к входным элементам 45

ИЛИ 4, к накопителю 3, где хранится требуемая часть линейки сжатой информации и к группе элементов И блока б.

По этим адресам дешифратор 1 из накопителя, 3 считывает другую часть линейки сжатой информации и посредствои коммутатора 5 передает ее в блок б. В блоке б выполняется операция умножения аналогично первой части.

Lo адресу дешифратора 1 считывает- . ся необходимая комбинация и через посредство выходных элементов ИЛИ 7 передается в регистр 8, затем в ЭВМ.

При выборе. другой комбинации из второй части линейки сжатой информации 60 обращение к накопителю 3 и регистру

2 хранения единиц также не требуется.

Выбор информации из других частей линейки сжатой информации выполняется аналогично описанным частям линейки.

У предлагаемого запоминающего устройства объем оборудования на бит запоминаемой информации примерно в

2-3 раза меньший, чем у известного, при этом функциональная схема предлаТаеМого устройства существенно упрощена.

Запоминающее устройство, содержащее дешифратор, входы которого являются входами устройства, входные элементы ИЛИ входы которых соединены с выходамй первой группы дешифратора, регистр хранения единиц, входы которого соединены с выходами второй группй дешифратора, накопитель, вы-полненный на регистрах, входы первой

I группы которого соединены с выходами третьей группы дешифратора, входы второй группы накопителя соединены с выходами входных элементов ИЛИ, выходные элементы ИЛИ, выходы которых. соединены с входами регистра числа, выходы регистра числа являются выходами устройства, о т л и ч а ю щ е ес я тем, что, с целью упрощения устройства, в него введены коммутатор и блок умножения, входы первой группы которого соединены с ныходами четвертой группы дешифратора, выходы накопителя соединены с входами коммутатора, выходы которого соединены с входами второй груп пы блока умножения, входы третьей группы которого соединены с выходом регистра хранения единиц, выходы блока умножения соединены с входами выходных элементов ИЛИ.

Источники информации, принятые во внимание при экспертизе

983756

0m М/У

Составитель A. Воронин

Редактор Н. Лазаренко Техред 3. Палий Корректор И. Ватрушкина i

Заказ 9933/61 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035р Москва, Ж-35, Распуская наб °, д. 4/5 филиал ППП Патент, r.Óæroðîä, ул.Проектная,