Устройство для обнаружения ошибок в отладочных программах
CoIos Сееетсннн
Сецналнстнчесинн ресттублнн
<и 934478
ОП ИСАНИ Е
ИЗОБРЕТЕН Ия
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (89) 131207 ГДР (5})M. Кл. (06 Р 11/22 (В!) Дополнительное н авт. свид-ву (32) Заявлено 04.04,78(21)7770154118 24 (93) Приооитет — (32) 06.05. 77 с присоедннеынен заявки М (31) фРС О6Р 198791(33) П г
Опубликовано 07.06.82Бтоллетень № 2 1
9аударстаанвй квинтет
СССР ао аннан нзебрвтеннй н етнрнтнй (53) УДК 681.3 (088.8) Дата .опубликования описания 10.06.82
Иностранцы
Дитмар Рейнерт и Хаубольд Ольаф (ЮР) (72.) Авторы изобретения
Иностранное предприятие
«Феб Роботрон, КараМаркс-Штадт (ГДР) ж
I ll чц (-71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК
В ОТЛАДОЧНЫХ ПРОГРАММАХ
Изобретение применимо цля вычисли, тельных машин с микропрограммным уп равлением, для которых имеется тест с микропрограммным управлением, благодаря которому можно с помстцью послецовательности микракоманц проверять . коммутационные характеристики средств апп аратурного обеспечения.
При пуске в эксплуатацию вычислительных машин и в сдучае появления ошибск требуется проверить правильное выполнение посжцовательностей команц как на макроуровне, так и на микроуров не.
Известен метод, по которому после кажцой микрокоманцы машина останавливается и ацрес микрокоманцы сравнивает ся с заданным ацресом. После кажцого сравнения машину нужна заново запускать от руки. Этот метоц слишком обстоятельный и требует больших затрат времени. Из-за шаговой работы процессы выполнения могут быть неправильными, т.е. в patte случаев ошибки не буцут воз никать или они будут ложна интерпретироваться.
Известна схема протоколирования вы полнения программы в цифровых электрон ных вычислительных машинах (ВИ3-03
22 46 863), направленная на устранение указанных нецостатков, по которой может быть выбран вручную нли автомащгчески один из трех режимов протоколирования. Здесь протокощтрутотся или адрес тв перехоца, или адрес обхоца и перехоца, или к акций адрес команды. Протоколирование адресов целает возможным точный контроль выполнения программы, однако не дает автоматического сообшения об т% . ошибке при неправильном выпоатенни программы . Кроме того, требуется память проток ола.
Известна также схема цля обнаружения и анализа ошибас в электронных вычислительнък машинах, по которой переключательные схемы, упорядоченные в лощческой послецовательности по отношению к потоку информации, проверяются в цанФ
3 9344 ной послецовательности (ВМ Ю 22 47
787). Каждой переключательной схеме сопоставляется адрес, с помощью которого вызывается стандартная программа проверки для данной схемы. При этом проверка относится к таким переключательным схемам как регистры, арифметические блоки, логические элементы и т.д. но не относится к устройству микропрограммного управления.
1О
Uem н зобретения — улучшение контроль ного испытания устройства микропрограммного управления вычислительной машины, вследствие чего сокращается фаза ручного управления нри пуске в эксплуатацию и время поиска ошибок.
В сснове изобретения лежит задача создать такое устройство, которое автоматически контролировало бы правильное выполнение микропрограмм, т.е. правиль20 ную адресацию микрокоманд, регистри- ровало и быстро сообщало бы отклонение от заданного выполнения.
С огласно изобретению задача решается таким образом, что содержащий первый управляющий бит разряц регистра микрокоманд связан с информационным входом триггера, а остальные содержащие управляющие биты разряды регистра микроко» манц связаны через первые логические элементы с элементом И, подключенным к выхоцу триггера, а через вторые ложческие элементы вместе с тактовой линией - с тактовым вхоцом триггера, выход элемента И соединен с информацион- 35 ным входом второго триггера, а его выход - со вторым элементом И и с информационным входом третьего триггера, а его выход - с информашгонным входом чет вертого триггера, выход второго логичес-40 кого элемента и инверсный выхоц четвертого триггера связаны совторыми элементом И.
Изображенный на чертеже регистр мик- рокоманц 1 содержит три разряда А, B u
С. Разряды А и В связаны с первым элементом НЕ-И 2, который выдает сигнал
6ЕТ2= по линии 3. Линия 3 и тактовая линия 4, на которую поступает такт ТЗ четырехтактной.системы, являются вхоца50 ми элемента НЕ-ИЛИ, выход 6 которого связан с тактовым входом триггера 7. Информационный вход триггера 7 соединен с разрядом С регистра микрокоманд 1 и получает сигнал Е3й через линию 8.Разряд А соединен через инвертор 9 со втс- рым элементом НЕ-И 10, а разряц В - с его вторым входом. Выход этого элемента подключен к линии 11, на которую по78 4 ступает сигнал 7 вмес.те с линией 11 выводятся на эле1 мент И 12„вьюсод которого является информационным входом второго триггера l3, выход которого соединен со вторым элэментом И 14 и с информационным входом третьего триггера 15, выхоц «оторого выводится на информационный вход четвертого триггера 16. На тактовые входы триггеров 13 и 16 через линию 17 поцается такт Тl, а на тактовый вхоц триггера 15 - такт Т3, Остальные входы элемента И 14 связаны через линии 18 и 19 с линией 3 илн с инверсным выходом триггера 16. Выход 20 элемента И 14 выводит сигнал ошибки. Сигналы SE,TZ, и ЗРЕЙ могут формироваться непосрецственно илн же из других комбинаций сигналов. Запись микрокоманд в регнстр мнкрокоманц осуществляется непосрецственно перец тактом Тl, так что информация нахоцится в распоряжении в течение длительности такта от Т l цо Т4. До тех пор, пока емкость разрядов А, В и С равна О, процесс обнаружения ошибок не действует. С помощью комбинации 11 1 тактом ТЗ включается первый триггер 7. Таким образом, на онемеете И 12 появпяется сигиап 11 а на пинии ll. - сионап 5PERR=1, На вм хоце элемента И 12 появляется сигнал 1, который не становится эффективным в этом такте, так как îí записывается в триггер 13 лишь с тактом Т l следующего такта. Следующие микрокоманцы имеют комбинацию 0 1 Х. B этих условиях 5ЕТ2.=1 и АБРЕКА, =О. Выход триггера 13 равен 0 и, тем самым. также и вьг хоц элемента И 14 равен О. Если в одной из следующих микрокоманц появится измененная яомбинвыия, иапонмер 0 0 Х или 1 0 Х, то сигнал 6РЕ Щ и вью,од элемента И 12 становятся равными 1. С тактом Т1 эта единица принимается триг» гером 13 и подается на элемент И 14, на котором через линию 18 приложен сигнал SET2. =1, а через линию 19 от инверсного выхода триггера 16 - также сигнал 1. Тем самым выход 20 элемента И 14 выцает сигнал ошибки. С тактом ТЗ выход триггера 13 принимается триггером 15, выход которого с тактом Т1» триггером 16, вслецствие чего его инверсный выход переходит на 0 и отключается сигнал ошибки. В конце тестовой микропрограммы устанавливается комбинация 1 1 О. Вследствие этого в такте ТЗ триггер 7 сбрасывается с 0 и, тем самым, предотИ Заказ 3937/45 ж 731 Подписное 5 9344 врашается образование других сигналов ошибок. Ф ормула изобретения Устройство цля обнаружения ошибок в отладочньас программах в устройствах микропрограммного управления с регбист ром микрокоманц, о т л и ч а ю ш е - 10 е с я тем, что соцержаший первый управ 1 ляюший бит разряд с реестра. микрокоманц связан с инйопмационным входом триггера 7, а остальные соцержащие управлякицие биты разряды А, В регистра микрокоманд„ связаны через первые логические элементы 9, 10 с элементом И, подключенным 78 6 к выхоцу триггера 7, и через вторые ло гическне элементы 2, 4 вместе с такто"вой юынией - с тактовым входом триггера 7, выхоц элемента И 12 ссединен с информащискным входом второго триггера 13 и его выкоц — со вторым элементом И 14 и с информационным входом третье» го триггера 15, а его выход - с информационным входом четвертого триггера 16, выход второго логического элемента 2 и инверсный выход четвертого триггера 16 связаны со вторьачи элементами И 14. Признано изобретением Ilo результатам экспертизы, осушествленной Be домством по изобретательству Германской демократической Республик . е .Ужгород,ул.Проектная,4 .
