Устройство для сравнения п двоичных чисел

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<»i840888

Ф, в (61) Дополнительное к авт. свид-ву(22) Заявлено 280579 (21} 2770672/18-24 с присоединением заявки М (23) Приоритет (51)М. Кл.з

6 06 F 7/04

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 239681. Бюллетень Н9 23 (53) УДК 681. 325. . 5 (088. 8) Дата опубликования описания 230681 (72) Автор изобретения

Л.Е. ГуревИч (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ и ДВОИЧНЫХ

ЧИСЕЛ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств сортировки данных, сравнения двоичных чисел.

Известно устройство для определения минимального числа, в котором для определения минимального числа из .п.äâîè÷íûõ чисел необходимо сравнить два числа, выбрать из них наименьшее, далее сравнить его со следующим, выбрать наименьшее и так далее 1".11 ..

Однако такое последовательное сравнение,чисел определяет низкое быстродействие устройства. f5. Наиболее близким по технической сущнфсти к предлагаемому является устройство для сравнения и двоичных чисел, содержащее п кольцевых регист- 2О ров, входы которых соединены между собой и подключены ко входной шине синхронизации устройства, прямые входы всех кольцевых регистров сдви. г» соединены со входами первой схемы ИЛИ, а инверсные выходы - со входами второй схемы ИЛИ, выходы схем, ИЛИ подключены ко входам схемы И, и схем равнозначности, причем прямой выход каждого кольцевого регистра . 30 соединен с одним из входов соответствующей схемы равнозначности, другой вход каждой из которых соединен с шиной управления, управляющие входы схем равнозначности подключены и выходу схемы И, а их выходы связаны со входами, сброса соответствующих кольцевых регистров сдвига 1.21.

Недостатком этого устройства является низкое быстродействие.

Цель изобретения - повышение быст-, родействия.

Поставленная цель достигается тем, что в устройстве для сравнения и двоичных чисел, содержащем m nopasрядиых узлов анализа, где m — - количество раррядов в сравниваемых числах, причем 1-ый информационный вход каждого J-го поразрядного узла анализа, где I = 1, 2, ...n> J 1, 2, ...а соединен -с входной шиной J-го разряда 1-го сравниваемого числа, а каждый поразрядный узел сравнения содержит элементы И, ИЛИ,. каждый

i-ый йнформационный вход каждого поразрядного узла анализа соединен с первым входом 1-го элемента И первой ,группы,- выход каждого 1-го элемента

И первой группы подключен к l-ому входу элемента ИЛИ и к первому входу

840888

1-го элемента ИЛИ группы, каждый

i-ый вход разрешения первого поразряд- ного узла анализа соединен с 1-ым управляющим входом устройства и под-. ключен ко второму входу l-ro элемента И первой группы и к первому входу

i-го элемента И второй группы, инверсный выход элемента ИЛИ соединен

1со вторыми входами элементов И второй группы, выход каждого i-ro элемента

И второй группы подключен ко второму входу i-го элемента ИЛИ группы, вы.ходы каждого i-ro из которых соединены с управляющими выходами поразрядного узла анализа, а i-ый управляющий выход j-го поразрядного узла анализа / подключен к 1-ому входу разрешения (j+1)-ro поразрядного узла анализа,прямой выход элемента ИЛИ j-ro поразрядного узла анализа соединен с i-ым информационным выходом устройства.

На чертеже представлена функцио- И нальная схема устройства.

Устройство содержит m поразрядных узлов 1., 1, ... 1> анализа, каждый из которых состоит из элемента ИЛИ 2, и элементов И 3, 3, ... 3п, и эле- д ментов ИЛИ 4„, 4, ... 4> и и элементов И 5„, 52 ... 5п, информационные входы б, б, ... бп, входы 7, .

7, ... 7д разрешения, управляющих выходов 8, 8, ... 8, информацион- ЗО ного выхода 9.

Устройство работает следующим образом.

Параллельно на все информационные входы 6, б, ... бд всех поразрядных узлов анализа поступают сравниваемые числа. При этом в старшем раЗряде на разрешающие входы 7 подаются единичные разрешающие потенциалы. В случае, если в поразряднбм узле 1 анализа, хотя бы на одном информацион- 40 ном входе присутствует единица, на, выходе соответствующего элемента И 3 появляется единица, которая через элемент ИЛИ 2 поступает на выходную шину 9. Она же через элемент ИЛИ 4 45 поступает на соответствующий управляющий вход 7 и тем самым разрешает анализ данного числа в следующем разряде. При этом на инверсном выходе эле-. мента ИЛИ 2 возникает нулевой потенциал, который запирает все элементы

И 5. B случае же, когда во всех числах в данном разряде "0", через элемент ИЛИ 2 на выходную шину устройства ф данном разряде поступает "О", на инверсном выходе элемента ИЛИ 2

"1", которая поступает на вторые входы элементов И 5, на первые входы которых поступают разрешающие сигналы из предыдущего разряда. При этом элементы ИЛИ 4 формируют разрешающие 40 сигналы на управляющих выходак 8 в соответствии с сигналами, поступившими из предыдущего разряда. В результате на выходных шинах устройства устанавливается код максимального из поступивших по и каналам числа. Для выделения минимального числа из и чисел на информационные входы 6 поступают инверсные коды чисел. При этом выделяется максимальный из инверсных кодов, инверсия которого соответствует минимальному числу в множестве чисел. Кроме того, единичные сигналы на управляющих выходах 8 младшего разряда указывают на информационные входы, по которым поступил код максимального или минимального ыисла.

Таким образом, время выделения максимального или минимального числа в предлагаемом устройстве определяется задержкой распространения сигнала разрешения через все разряды устройства, что обеспечивает повышение быстродействия по сравнению с известным.

Формулаизобретения

Устройство для сравнения и двоичных чисел, содержащее m поразрядных узлов анализа, где m — количество разрядов в сравниваемых числах, причем i ûé информационный вход каждого

j-го поразрядного узда анализа, где ! = 1,.2, ... n j = 1, 2, ...m соединен с входной щиной j-го разряда

i-ro сравниваемого числа, а каждый поразрядный узел сравнения содержнт элементы И, ИЛИ, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в нем каждый 1-ый информационный вход каждого поразрядного узла анализа соединен с первым входом i-го элемента И первой группы, выход каждого i-го элемента И первой группы подключен к i-oMy входу элемента ИЛИ и к первому входу

i-ro элемента ИЛИ группы, каждый

i-ый вход разрешения первого поразряд" ного узла анализа соединен с i-ым управляющим входом устройства и подключен ко второму входу 1-го элемента И первой группы и к первому входу

i-ro элемента И второй. группы, инверсный выход элемента ИЛИ соединен со вторыми входами элементов И второй группы, выход каждого i-ro элемента И второй группы подключен ко второму входу 1-го элемента ИЛИ группы, выходы каждого Г-го из которых соединены с управляющими выходами поразрядного узла анализа, а i-ый управляющий выход j-го поразрядного узла анализа подключен к i-ому входу разрешения (j+l)-го поразрядного узла анализа, прямой выход элемента ИЛИ

j-го поразрядного узла анализа соединен с i-ым информационным выходом устройства, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР °

Р 5311,50, кд. G 06 F 7/02, 1977.

2. Авторское свидетельство СССР

Р 478303, кл. G Об F 7/04, 1976 (прототип).

840888 в, "

Редактор В. Лазаренко

Подписное

Составитель В. Белкин

Техред Н.Бабурка - Корректор В. Вутяга

Заказ 4767/72 Тираж 745

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рзушская наб., д. 4/5

Филиал ППП Патент г. Ужгород, ул. Проектная, 4

g/Ô