Устройство для подавления помехв накопителях

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

«н830526

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 15.08.79 (21) 2818753/18-24 (51)М. Кл с присоединением заявки ¹ (23) Приоритет

6 11 В 5/00

Государственный комитет

СССР

/ . изобретения

f

Специальное конструкторское бюро вычислительных машин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ПОМЕХ В НАКОПИТЕЛЯХ

Изобретение относится к запоминающим устройствам, .основанным на использовании относительного перемещения носителя записи и преобразователя, и может быть использовано при записи или воспроизведении информации с магнитных или других накопителей.

Известно устройство, содержащее логические элементы и элемент задерж- 10 ки с регулируемой длительностью, которая задается регулятором таким образом, что ее отношение к длительности периода полезных сигналов остается приблизительно постоянным (11.

Недостатком этого устройства является то, что оно изменяет длительность полезных сигналов и обеспечивает подавление помех только с одной их стороны на определенном участке 20 периода следования полезных сигналов.

Наиболее близким техническим решением к изобретению является устройство для подавления помех, содержащее О-триггер, элемент НЕ, две линии задержки, входной и выходной контакты 12).

Недостатком этого устройства является то, что длительность выходного полезного импульса определяется 30 параметрами линии задержки, что снижает надежность устройства.

Цель изобретения — повышение надежности устройства за счет получения на выходе полезных импульсов без существенного изменения их параметров по сравнению с входными.

Поставленная цель достигается тем, что в устройство для подавления помех в накопителях, содержащее первый триггер, элемент НЕ и элемент задержки, причем одни из Входов первого триггера подключены соответственно к выходам элемента НЕ и элемента задержки, вход которого соединен с первым выходом первого триггера, а вход элемента НЕ является информацион-, ным входом устройства, введены второй триггер и элемент И-НЕ, один вход которого подключен ко входу элемента

НЕ, другой к первым входу и выходу второго триггера, а выход соединен с другим входом первого триггера, второй выход которого подключен ко второму входу второго триггера,третий вход и второй выход которого являются соответственно управляющим входом и информационным выходом устройства.

830526

На чертеже приведена функциональ« ная схема устройства для подавления помех в накопителях.

Устройство содэржит первый 1 и . второй 2 О-триггеры, элемент 3 задержки,- элемент И-НЕ 4 и элемент

НЕ 5. Одни из входов триггера 1 подключены соответственно к выходам элемента HE 5 и элемента 3 за держки, вход которого соединен с первым выходом триггера 1, а вход элемента 5 является информационным. входом 6 устройства. Один вход элемента И-НЕ 4 подключен ко входу элемента ЧЕ 5, другой — к первым входу и выходу триггера 2, а выход соединен с другим входом триггера 1, второй .выход которого подключен ко второму входу триггера 2, второй выход и тре. тий вход которого являются соответственно информационным выходом 7 и управляющим входом 8 устроиства. 20

Устройство для подавления помех в накопителях работает следующим

Образом..

После включения питания триггер

2 сбрасывается в исходное нулевое состояние импульсом напряжения низкого логического уровня, поступающего по входу 8.На вход б подается сигнал (положительный импульс), у переднего.и заднего фронтов которого имеются помехи (ложные сигналы),как это показано на чертеже. Подобное наблюдается при воспроизведении (записи) информации с магнитного носителя, с перфоленты (из-за вор-. систости отверстий) при фотоэлектрическом способе воспроизведения информации, при "дребезге" контактов и в ряде других случаев, часто встречающихся на практике.

Входной сигнал поступает на вход 40 элемента И-НЕ 4. Так как на одном из входов данного элемента имеется уровень логической "единицы" (триггер 2 находится в нулевом состоянии), то в результате совпадения уровней 45 логической "единицы на входах эле-. мента И-НЕ 4 (s момент времени t< ), на его выходе появляется сигнал низкого уровня, и триггер 1 устанавливается в единичное состояние.

На втором выходе триггера 1 появляется уровень логической "единицы", передним фронтом которого устанавливается в единичное состояние триггер 2, так как на втором входе этого триггера в данный момент времени имеется уровень логической

"единицы" (триггер 2 находится до. данного момента в нулевом состоянии).

На втором выходе триггера 2, а следовательно, и на выходе, 7 устройства в момент времени t появля+ ется сигнал логической "единицы (время Ц отличается от времени t< на время, необходимое для переключения элементов устройства). После 65 включения триггера 2 на один из входов элемента И-НЕ 4 поступает сигнал логического "нуля", запрещающий установку триггера 1.

С момента включения s единичное состояние триггера 1 сигнал нулевого логического уровня поступает на вход элемента 3 задержки. Устройство находится в таком состоянии несмотря на наличие ложных сигналов до тех пор, пока отрицательный сигнал с первого выхода триггера 1, задержанный элементом 3 задержки, не поступает на вход первого триггера 1. С поступлением отрицательного сигнала на вход триггер 1 сбрасывается в нулевое состояние, и часть устройства, состоящая из триггера 1 и элемента 3 задержки, начинает восстанавливаться, т.е. ее элементы постепенно возвращаются в исходное состояние (например, разряжаются конденсаторы).

Время восстановления элемента задержки не превышает времени его задержки. Выключение триггера 1 не влияет на триггер 2, который продолжает оставаться в единичном состоянии. Приходящий на вход б устройства первый низкий перепад положительного импульса (в момент времени t<) инвертируется элементом НЕ 5 и поступает на один из входов триггера 1, который переключается в единичное состояние, так как на его друroM входе имеется уровень логической "единицы" (08).

На втором выходе триггера 1 появляется уровень логической "единицы", который, поступая на один из входов второго триггера 2, положительным фронтом сбрасывает этот триггер в нулевое состояние, так как на его другом входе находится уровень логического "нуля" (триггер 2 находился в нулевом состоянии), На втором выходе триггера 2 и выходе 7 устройства появляется сигнал логического "нуля"(момент времени tg). На входе б устройства после рассмотренного выше момента времени с еще действуют ложные сигналы, однако на выходе 8 устройства они не появляются, так как сос-. тояние устройства не может измениться до тех пор, пока, после установления триггера 1 в единичное состояние сигнал логического "куля" с первого выхода триггера 1, задержанный элементом 3 задержки, не поступает на вход этого же триггера °

С приходом на вход триггера 1 сигнала логического "нуля" триггер 1 сбрасывается в нулевое состояние, и устройство начинает восстанавливаться, подготавливаясь таким образом к приему следующего импульса.

Параметры элемента задержки обычно выбираются в соответствии с длитель-ностью входного импульса, а также

830526

Ъ

Составитель. В; Рудаков

ТехредЭ. Фанта Корректор И. Коста

Редактор N. Циткина

Тираж 645 Подписное

ВНИИПИ Государственного комитета, СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Эаказ 3713/81

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4 количеством и временным распределением ложных импульсов у переднего. и заднего фронтов полезного сигнала.

Преимущество данного изобретения .. перед известным заключается в возможности применения его в качестве устройства для подавления ложных сигналов в накопителях 6es сущест- . венного изменения полезных сигналов, что позволяет расширить область применения устройства и обеспечить повышение надежности в. устройс вах записи или воспроизведения информации с различных носйтеЛей.

Формула изобретения

Устройство 22ля подавления помех в накопителях, содержащее первый триггер, элемент НВ и элемент задержки, причем одни из .входов нервого триггера подключены соответст- Яо венно к выходам элемента НЕ и эле/ мента задержки, вход которого соединен с первым выходом первого тригге ра, а вход элемента НЕ является информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит второй триггер и элемент И"НЕ, один вход которого подключен ко входу элемента НБ„другой к первым входу и выходу второго триггера, а выход соединен с другим входом первого триггера, второй выход которого подключен ко второму входу второго триггера, третий вход и второй выход которого являются соответственно управляющим входом и информационным выходом устройства.

Источники информации, принятые во внимание прн экспертизе

1. Патент. Франции М 2038902, кл. G 11 В 5/00, опублик. 1971 г.

2. Патент CQIA в 3790821, кл. 307-247, опублнк. 1974 (пратотип).