Делительное устройство

ОП ИС АНИЕ

ИЗОБРКтЕНия "" ® "

В АВя р ж©му TMhcTsy (Ы) Дополнительное к аат. сеид-ву

Союз Советсиик

C,оциайистича4 иик

Реснубинм (51)М. Кл З

G 06 G 7/16 (22) Заявлено 110379 (21) 2736003/18-24 с присоединением заввкм HP (23)Приоритет

Опубликовано 150281 бюллетень Н9 6

Дата опубликования описания 1 02,81

Госуяврствеииый комитет

СССР ио делам изобретений и открытий (53) УДК 681.335 (088.8) (72) Автор изобретения

Т. Л. Иетс а ЛЬЕ.... о,института. .- ".- 1

Тартуский филиал Центрального DBblTHo-êoíñòðóê

Государственного всесоюзного ордена Трудового

Знамени научно-исследовательского технологичеа ремонта и эксплуатации машинно-тракторного па ка (71) Заявитель (54 ) ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к аналогоцифровой вычислительной технике и технике аналого-цифрового преобразования.

Известно устройство для деления сигналов, содержащее два ключа, интегратор, триггер, генератор интервала времени, компаратор, эле" мент И, генератор импульсов стандартной частоты, цифровой индикаторный блок и генератор тактовых импульсов 1) .

Недостатком этого устройства является низкая точность деления. 3a"" висимость выходного сигнала от длительности интервала интегрирования устраняется за счет введения генератора интервала времени, что вызывает дополнительные аппаратурные затраты.

Наиболее близким к предлагаемому по техническому решению является делительное устройство, содержащее первый ключ, первый вход которого является входом делимого устройства, второй ключ, первый вход которого является входом делителя устройства, первый интегратор, первый вход которого покдлючен к выходу первого ключа, компаратор, один вход которого подключен к выходу интегратора, а другой вход — к шине нулевого потенциала, триггер, один вход которого подключен к выходу компаратора, элемент И, первый вход которого подключен к выходу триггера, генератор импульсов стандартной частоты, выход которого подключен ко второму входу элемента И, выход которого подключен

10 к первому входу циф, го индикаторного блока, второй интегратор, в цепь обратной связи которого включен куноч сброса, вход второго интегратора подключен к выходу второго клв15 ча, третий ключ, выход которого подключен ко второму входу первого интегратора, генератор тактовых импульсов, выходы которого подключены к управляющим входам всех ключей, 20 элемента И и цифрового индикаторного блока f2).

Недостатком данного устройства является то, что с помощью его возможно деление сигналов только определенной полярности, так как ток интегрирования и компенсации должны быть разного направления.

Цель изобретения — расширение диапазона изменения входных сигналов

30 за счет выполнения операции деления независимо от полярности входных сигналов. цель достигается тем, что В извест-.

-ное устройство дополнительно включены инвертор, первый вход которого подключен к выходу второго интегратора, а выход — ко входу третьеГО КЛЮЧа, второй кампаратор, первый вход которого подключен и выходу Второго иа» теграторас ВТОРОЙ к ыаав нулевого потвициала, деыиФратор, иервый а втоРОй ВХОДЫ КОТОРОГО ПОДКЛЮЧЕНЫ К ВЫХО- Е дам иервогО и Второго кОмпаратОрОВ соответственно, Р-триггер, один вход которого подключен к выходу де«виФратора, другой - к Выходу генератора тактОВык «В4пульсов а Выход, кО Вто» 13 роеау Входу цифрового индикаторного блока и ко второму входу инвертора.

На Фиг. 1 представлено делительиое устройство, блок«схема; на фиг.2то жв., диаграмма работы.

И момент се.„ т.е. в конце интегрирования, генератор тактовых импульсов 19 подает импульс сброса иа вход индикаторного блока 14, размыкает кл«чи 3 н 5 н пущает иа входы триггеров 11 и 24 сигнал начала цикла компенсации. На выходе в-триггера 24 появляется уровень, соответствующий лабо сигналу повторения, либо сигналу инверсии инвертора 21. На

ВЫХОДЕ ТРИГГЕРа 16 появляется разре«иаа@ий уровень 1, который заьыкает ключ 4 на втором входе первого интегратора б. Импульсы U (t) генератора стандартной частоты 13 через элемент И 12.поступают в индикаторный блок 14. Компенсация заряда первого интегратора 6 производят выходнвм напряжением U (бинт и ) инверторповторителя 21 до конца интервала компенсации T„.

Устройство содержит вход напряжения — делимого 1, вход напряжения— делителя 2, ключи 3, 4 и 5, первый иитеграз эр б с входными масмзтзбиьжи ф5 резисторами 7 и 8 и интегрирующим квадеисатором 9, первый ко«щаратор

Ы, триггер 11, элемент И 12, генератор 13 импульсов стандартной часТоты, цифровой индикаторный блок 14, Второй иитегратор 15 с входным мас««табиаач резистором 16, интегрирующим конденсатором 17 и ключом 18 с6раса, геивратор 19 тактовых импульсов, выход 20 интервала, инвертор

21, ВтОрой ксищаратор 22, деащфраТор 23, 9-триггер 24.

Устройство работает следукнцим

Об p4L 3 Ом б

8 начально«е аостФяиии Выходные на- 40 пряже®ия интеграторов 6 и 15 равны

ИУ В«("нит1(о) "инт «(Ф

3, 4 и 5 разомкнуты, а ключ 18 замкнут ю .N триггера 11 имеет запретный уровень "0". В начале интервала фф интегрирования геиератор 19 тактовых импульсов замьВ(ает ключи 3 и 5 и размыкает ключ 16. Входаые напряженая делимого а„{«3 и делителя u<(t) поданы. на входы 1 и 2 соответственно. ви

Начинается интервал интегрирования

Т„ . В течение интервала 1., перв«м интегратором б иитеграруют напряжение делимого 11., (t) за Время Т, в соотввтста.ии с Выракеиаем й7 1„(t)dt Ю-З, т,, гдв а Й7 — входиоа масщтебаый . рве астор первого ииъвгратора;

1 () — — ток заряда первого интегратора; 49

3 — среднее заааваие тока зарада первого интегратора а

Эаряд.первого интегратора аезави« симо от полярности напряжФааа делите- 4$ ля в конце интервала интегрирования равен

0 „т- Йl т„, (1)

8 то же время Т „" интегрируют напряжение делителя с помощью второго интегратОра 15 В соответствии с выражением

° R16 $ f<(t)dt R16 4 . т„ где е R16 — входной масштабный резистор второго

1 интегратора;

1 (t) „1 — ток заряда второго

Оэ(е интегратора;

3 — среднее значение тока заряда второго интегратора.

И конце интервала интегрирования

Т„ на выходе второго интегратора будет напряжение

Лд т ver» где с17 — емкость интегрирующего кон„денсатора второго интегратора .

За интервал Т„на выходах интегратоРов 6 н 15 бУДУт напРЯжениЯ М„н У н Омнт « - В то же время на выходах компараторов 10 н 22 появляются потенциалы соответствующие полярностям выходных напряжений интеграторов 5 и 15. В зависимости от комбинаций полярностей выходных напряжений интеграторов б и 15, т.е. соотввтствУющмх выходных потенциалов компараторов

10 и 22, на выходе деши@ратора 23 появляется сигнал повторения нли инверсии напряжения компенсации с соответствуиыим логическим уровнем. коэффициент передачи иивертора

21 -1 соответствует напряжениям делителя и делимого разной полярности и знаку "минус" частного. Хоэ@фициент

+1 — напряжениям делителя н делимого одной полярности и знаку "плюс" частного.

805342

Ток компенсации а3" I т! 4Г где RS — входной масштабный резистор первого интегратора.

Заряд компенсации

17-"О к

В конце интервала компенсации выходное напряжение первого интегратора

11юнтт (t2)

Нз равенства зарядов Ф„нт-»9«, согласно выражениям (1) и (2) интер» вал компенсации т, — — R8 с17 1 — К, .

10 1 Я16 1 О., к 1111 R7 1 на где U„ — среднее значение напряжения делимогоГ

Ц вЂ” среднее значение напряжения — делйR16 к — „r.17 RS — коэФФициент tip©»

Я7 в конце ичтервала компенсации (при U» (t )0) срабатывает первый компаратор 13, который переводйт триггер 11 в начальное состояние. На выходе триггера 11 вырабатывается сигнал логического нуля, который поступает иа вход элемента И 12 к заира вает его. Сигнал с выхода триггера

11 поступает на вход клоча 4 и разинкает его, а также поступает. на вход генератора тактовых импульсов, за мыкает ключ 18 и возвращает второй интегратор 15 в начальное состояние.

Длительность интервала компенсации Tg измеряют, заполняя его импульсами постоянной частоты Ut(t). Время «ом» пенсации т„,пропорционально отновюнию абсолвтйых значений напряжений ) »" — г не зависит от длнтель ности Хйтервала интегрирования.

Предлагаемое устройство обеспечивает деление двух изменя«арисся дщуполярных напряжений усреднением их значения в течение интервала интегрирования и индикацию знака резуль" тата деления.

Формула изобретения делитель ное устройство, содержа» щее первый ключ, первый вжщ которого является входом делимого IcT"

po«TÂà второй ключ, первый вход которого является входом делителя устройства, первый интегратор, первый вход ХОторого подключен к вы,ходу первого ключа, компаратор, один вход которого подключен к выходу интегратора, а другой - к шине нулевого патеицйала, триггер, вход которого подключай к выходу компаратора, элемент И,.йерэый вход которого под, ключен K вюйщу триггера, генератор

® иипулъсо» стандартной частоты, выход которого подхлвчеи ко второму входу элемента К, выход которого подключен к первому аходу цифрового индикаторного блока, второй интегратор, в

13 Цепь обратной связи которого включен ключ сброса, вход второго интеграто-! ра подклвчей и выходу второго клвча, третий ключ, выход которого подключен ко второму входу первого интегратора, Я генератор тактовых импульсов, выходы которого подключены к управлякицим входам всех ключей, элемента и и ци4роаого индикаторного блока, о т л ич а в щ е е с я тем, что, с цельв расщирения диапазона изменения входных сигналов эа счет выполнения операции деления независимо от полярности входных сигналов,оно содержит кивертор, первый вход которого подключен к выходу второго интегратора, а выход — ко входу третьего ключа, второй компаратор, первый вход которого подключен к выходу второго интегратора, второй — к июне нулевого потенциала, дешифратор, первый и второй входы которого подключены к выходам первого и второгс компараторов соответственно, О-триггер, один вход которого подключен к выходу дешифратора, другой — к выходу генератора

4ф тактовых импульсов, а выход подключен ко второму входу цифрового индикаторного блока и ко второму входу инвертора.

Источники информации, принятые во внимание при экспертизе

1. Жук Л. A. и др. Применение ме" тода поочередноге интегрирования сигналов для построения множительно-делительных устройств комбинированного типа. "Приборостроение @ 1968, т. Х1, М 9, с.53 54, рис. 1 °

2. Авторское свидетельство СССР по заявке 9 2634052/18-24, 25.12.78 (прототип).

805342 ииту A) и Й) Составитель Т. Сапунова

Техред А, Бабииеп Корректор М. Коста

Редактор Л. Повхан

Филиал ППП "Патент",.r. Ужгород, ул. Проектная, 4

Заказ 10905/73 Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5 м(