Делительное устройство

ПЬ„.Ь,НТНФ-ТФхниреснал

C.,Кллетена Ц а А

Союэ Советскик

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<н783806 (61) Дополнительное к авт. сеид-ву (22) Заявлено 1201.79 (2! ) 2713740/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 3011.80 Бюллетень № 44 (5!)М, Кл.3

6 06 6 7/16Государственный комитет

СССР ио делам изобретений и открытий (53) УДК 681. 335 (088.8) Дата опубликования описания 051280 (72) Авторы изобретения

Е. П. Каплун и Г. Н. Коровкина (7! ) Заявитель

Всесоюзный научно-исследовательский и .конструкторский институт научного приборостроения (54) ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано в аналоговых вычислительных машинах и устройствах, где требуется определение частного от деления двух напряжений.

Известны устройства для деления двух аналоговых сигналов, в которых частное от деления входных сигналов определяется временем интегрирования ® напряжения знаменателя, до величины, соответствующей напряжению числителя .P1) . Эти устройства содержат интеграторы, блоки сравнения, разрядные ключи, блоки запоминания (пиковые 15 детекторы).

Такие устройства деления отличаются высокой точностью, малыми габаритами, высоким быстродействием, од- 2ф нако применение их ограничено тем, что эти устройства одноквадратного деления.

Наиболее близким техническим решением к изобретению является устройст- 25 во, содержащее два интегрирующих усилителя с ключами в цепи обратной связи, нуль-орган, ключ, пиковый детектор и источник эталонного напряже— ния f2) . 30

Указанное устройство отличается высоким быстродействием и малыми габаритами, в нем величина отношения определяется временем интегрирования первым интегратором напряжения знаменателя до величины напряжения .числителя. Сравнение выходного напряжения и напряжения числителя осуществляется нуль-органом. Второй интегратор в это время интегрирует напряжение эталонного источника, являющегося сомножителем. При срабатывании схемы сравнения прекращается. процесс интегрирования в обоих интеграторах, и напряжение на выходе пикового детектора, вход которого подключен к выходу второго интегратора (при условии равенства постоянных времени интегрирования), равно отношению напряжения числителя и знаменателя, умноженному на величину,напряжения эталонного сомножителя, Основным недостатком устройства является маленький диапазон изменения входных сигналов, что вызывает невозможность осуществления деления в четырех квадрантах.

11ель изобретения — расширение диапазона изменения входных сигналов

783806 при сохранении точности и быстродействия.

Цель достигается тем, что и делительное устройство, содержащее первый интегрирующий усилитель с разрядным ключом в цепи обратной связи, вход первого интегрирующего усилителя является входом устройства, первый нульорган, первйй нход которого является вторым входом устройства, а второй вход подключен к шине нулевого потенциала, источник эталонного напряжения, второй интегрирующий усилитель с разрядным ключом н цепи обратной

Связи, пиковый детектор и первый ключ, первый информационный вход которого ,подключен к выходу источника эталон- t$ ного напряжения, а выход — к входу второго интегрирующего усилителя, выход которого подключен к входу пико. вого детектора, выход которого явля ется выходом устройства, введены нто- 2О рой нуль-орган, первый вход которого является первым входом устройства, а второй Вход подключен к шине нулевого потенциала, первый иннертирующий усилитель| Вход которого подключен к н р второму входу устройства и второй инвертирующий усилитель, вход которого " подключен к выходу источника эталонного напряжения, а выход подключен к второму информационному входу первого ключа, второй и третий двухпозиционные ключи, первый и второй элементы

Исключающее ИЛИ и блок сравнения.

Выход первого интегрирующего усилителя подключен к первому информационному входу второго двухпозиционного клю-М ча, выходы которого подключены к входам блока сравнения, выход которого подключен к первому управляющему- вхо-, ду первого ключа. Первый информационный вход третьего двухпозиционного 4Я ключа подключен к второму входу устройства, а второй информационный вход третъего двухпоэиционного ключа - к выходу первого инвертирующего усилителя. управляющий вход третьего ключа 4 подсоединен к первому входу первого элемента Исключающее ИЛИ, выход которого подключен к управляющему входу второго двухпозиционного ключа. Выход третьего двухпозициониого ключа подключен к второму информационному вхо- >О ду второго двухпозиционного ключа. Выход nepsoro нуль-органа подключен к второму входу первого элемента Исключающее ИЛИ и к первому входу второго элевйнта Исключающее ИЛИ, выход кото- Я рого подключен к управляющему входу третьего,двухпоэиционного ключа и, к второму управляющему входу первого ключа. Выход второго нуль-opraea под-. ключен к второму входу второго элемеи-щ та Исключающее ИЛИ. Управлякищие входы разрядных ключей подключены к установочному входу устройства.

Блох-схема делительного устройства представлена на чертеже.

Делительное устройство содержит первый нуль-орган 1, второй нуль-орган 2, первый элемент Исключающее ИЛИ

3, второй элемент Исключающее ИЛИ 4, первый ключ 5, второй днухпозиционный ключ 6, третий днухпозиционный ключ

7, первый интегрирующий усилитель 8, второй интегрирующий усилитель 9, блок 10 сравнения, первый инвертирующий усилитель 11, нторой ° èíâåðòèðóþщий усилитель 12,источник 13 эталонного напряжения, пиковый детектор 14, первый разрядный ключ 15, нторой разрядный ключ 16, шину 17 нулевого потенциала, первый вход 18, второй вход

19 и установочный вход 20 устройстн;а.

Делнтельное устройство работает следующим образом.

Если напряжения числителя и знаменателя (Ug, Ug соответственно) имеют одинаковую полярность, то логический "0" на выходе элемента Исключающее ИЛИ 4 переводит ключи 7 и 5 в такое состояние, при котором на выход ключей поступают неиннертируемые входные напряжения (н ключе 7 — напряжение числителя V н ключе 5 напряжение Uo эталонного источника 13).

В случае, когда напряжения U> и и отрицательные выходы нуль-органов 1 и 2 находятся в состоянии логической

"1"), логическая "1", образующаяся на выходе элемента Исключающее ИЛИ 3 переводит ключ 6 н такое состояние, при котором выход интегрирующего усилителя 8 подсоединяется к инвертирующему входу блока 10 сравнения, а выход ключа 7 — к неинвертирующему входу этого блока.

Если напряжения U„ и U положительные, то логический "0" на выходе элемента Исключающее ИЛИ 3 переводит ключ 6 в такое состояние, при котором выход иитегрируюшего усилителя 8 подсоединяется к неинвертирующему, а выход ключа 7 - к инвертирующему входу блока 10. сравнения. При поступлении команды, разрешающей измерение отношения (размыкаются ключи 15 и 16), на выходе интегрирующего усилителя 8 (и соответственно на входе блока 10 сравнения) появляется напряжение 0В, определяемое формулой и -к, u t (1).

На второй вход блока сравнения поступает напряжение числителя. При равенстве U Uq срабатывает блок

10 сравнения и закрывает ключ 5, и напряжение 0е эталонного источника

13 перестает поступать на второй HHтегрирующий усилитель 9

Uy К - U> t; (2) так как 08 U то

u„ - к, uz . Ug к, uq

U,„- U - — - — (з)

Кя 1) Фс 1з

783806

При К К,, т. е. если равны постоянные времени интегрирования интегрирующих усилителей 8 и 9, то )в Uõ

lip

Если напряжение числителя и знаменателя разнополярные, то логическая

"1" на выходе элемента Исключающее

ИЛИ 4 перводит ключи 7 и 5 в такое состояние, при котором на вход ключей g поступают инвертированные входные напряжения с выходов инвертирующих усилителей 11 и 12 соответственно.

Когда напряжение числителя положительное, логическая "1" на выходе элемента Исключающее ИЛИ 3 переводит ключ б в положение, соответствующее отрицательным входным сигналам. При отрицательном напряжении числителя логический "0" на выходе элемента Исключающее ИЛИ 3 переводит ключ б в 20 состояние, соответствующее положительным входным сигналам. Динамика работы схемы при этом не меняется.

Таким образом, обеспечивается возможность деления напряжения в четырех g5 квадрантах.

Формула изобретения

Делительное устройство, содержащее ЗО первый интегрирующий усилитель с разрядным ключом в цепи обратной связи, вход первого интегрирующего усилителя является первым входом устройства, пеРвый нуль-оРган, пеРвый вход которого является вторым входом устройства, а второй вход подключен к шине нулевого потенциала, источник эталонного напряжения, второй интегрирующий усилитель с разрядным ключом в цепи обратной связи, пиковый детектор и пер- 4Р вый ключ, первый информационный вход которого подключен к выходу источника эталонного напряжения, а выход — к входу второго интегрирующего усилителя, выход которого подключен к входу 45 пикового детектора, выход которого является выходом устройства, о т л ич а ю щ е е с я тем, что, с целью расширения диапазона изменения входных сигналов при сохранении точности и бы-gp стродействия, оно содержит второй нуль-орган, первый вход которого является первый входом устройства, а второй вход подключен к шине нулевого потенциала, первый инвертирующий усилитель, вход которого подключен к второму входу устройства и второй инэертирующий усилитель, вход которого подключен к выходу источника эталонного напряжения, а выход подключен к второму информационному входу первого ключа, второй и третий двухпозиционные ключи, первый и второй элементы

Исключающее ИЛИ и блок сравнения, причем выход первого интегрирующего усилителя подключен к первому информационному входу второго двухпозиционного ключа, выходы которого подклю- ,чены к входам блока сравнения, выход которого подключен к первому управляющему входу первого ключа, первый информационный вход третьего двухпозиционного ключа подключен к второму входу устройства, а второй информационный вход третьего двухпозиционного ключа подключен к выходу первого инвертирующего усилителя, управляющий вход третьего ключа подключен к первому входу первого элемента Исключающее ИЛИ, выход которого подключен к управляющему входу второго двухпозиционного ключа, выход третьего двухпозиционного ключа подключен к второму информационному входу второго двухпозиционного ключа, выход первого нуль-органа подключен к второму входу первого элемента Исключающее ИЛИ . и к первому входу второго элемента

Исключающее ИЛИ, выход которого подключен к управляющему входу третьего двухпозиционного ключа и к второму управляющему входу первого ключа, выход второго нуль-органа подключен к второму входу второго элемента Исключаищее ИЛИ, управляющие входы разрядных ключей подключены к установочному входу устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 594507, кл. 0 06 6 7/16, 1976.

2. Авторское свидетельство СССР

9 456276 . G 06 G 7/16, 1973 (прототип).

783806

Заказ 8551/53

Тираж 751 Подпи с ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель Т. Сапунова .

Редактор Т. Рыбалова - Техред Е.Гаврилешко Корректор М. Шароши