Управляемый арифметический модуль

Союз Соевтскнк

Социалистических ав публии

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 101178 (21) 2682661/18-24 (51)М с присоединением заявки ¹ (23) Приоритет

G F 7/38

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 070281. Бюллетень № 5

Дата опубликования описания 10.02.81 (53) УДК 681.327 (088. 8) В.Д. Козюминский, A.Н. Семашко и В.А Мищенко,, „ (72) Авторы изобретения (71) Заявитель (54 ) УПРАВЛЯЕМЫЙ АРИФМЕТИЧЕСКИЙ МОДУЛЬ

Изобретение относится к вычислительной технике и может использоваться при построении различных узлов и устройств 3ВМ.

Известен управляемый арифметический модуль, содержащий триггер, элементы И,ИЛИ и НЕ, управляющие и информационные входы и выходы, и предназначенный для арифметической и логической обработки двоичных чисел, их хранения и сдвигов $1j .

Однако функциональная ограниченность и сложность этого устройства не позволяют реализовать в нем выполнение операций над обратными кодами операндов.

Наиболее близким техническим решением к изобретению является управляемый арифметический модуль..содержащий элементы И, ИЛИ,триггер, причем первые входы первого и второго элементов И соединены между собой и являются входом переноса модуля, первый вход третьего элемента И соединен с вторым входом второго элемента И, а второй вход третьего элемента И является входом управления сложением модуля, выходы первого и второго элементов И соединены с входами элемента ИЛИ, выход которого является выходом переноса модуля Г21 .

Модуль содержит кроме того элементы НЕ.

Целью изобретения является расширение функциональных возможностей за счет выполнения сложения чисел в обратном коде.

Достигается это тем, что в модуль введены два коммутатора и два элемента равнозначность, причем управляющие входы первого коммутатора, первые входы первого и второго элементов равнозначность, информационные входы второго коммутатора являются управляющими входами модуля, информационные входы первого коммутатора являются информационными входами модуля, вторые входы первого и второго элементов равнозначность соединенных соответственно с выходом первого коммутатора и с выходом триггера, выход которого является выходом модуля, выходы первого и второго элементов равнозначность соединены с первым и третьим входами второго элемента И и с управляющими входами второго коммутатора, выход которого подключен к второму входу первого элемента И, а его выход подключен к входу триггера, стробирующий вход вт< рс:го «о 802961

0 0 0 0 0 1 1 0 0

0 0 0 0 1 0 0 1 0

0 0 0 0 1 1 1 1 0

0 0 0 0 0 0 1 0 0

0 0 0 0 1 0 0 0 0

0 0 0 0 1 1 1 0 0

0 0 0 0 1 0 1 1 0

0 0 0 0 0 1 0 0 0

0 0 0 0 0 0 0 1 0

0 0 0 0 0 1 1 1 0

0 0 0 0 1 1 0 1 0

0 0 0 0 0 0 1 1 0

0 0 0 0 1 1 0 0 0

0 0 0 0 1 1 0 0 0

0 0 0 0 0 0 1 1 0

1 0 0 0 0 1 1 0 0

0 1 0 0 0 1 1 0 0

0 0 1 1 1 1 0 0 1

0 0 0 1 1 1 0 0 1

0 0 1 1 0 0 1 1 0

0 0 0 1 0 0 1 1 0

0 0 0 0 0 1 0 1 0

0 0 0 0 1 0 1 0 0

Запись Х

Запись Х

Инвертирование S

Х VS

Х VS

Х VS

Х VS

ХВ<5

Х 8<5

X8+5

Х8а5

Х ®S

Х ®5

Х Щ5

Х ЯВ

Сдвиг вправо

Сдвиг влево

Х +S

Х +5

X +%

Запись "0"

Запись "1" мутатора соединен с четвертым входом третьего элемента И и является входом модуля.

Устройство представлено на чертеже.

Оно содержит коммутаторы 1 и 2, элемент ИЛИ 3, триггер 4, элементы

И 5, б и 7, элементы равнозначности

Ви9.

Выход первого коммутатора обозначен цифрой 10, информационные входы модуля 11-14, выход модуля 15, выход переноса 16, управляющие входы модуля 17-26. управляемый арифметический модуль работает следующим образом. На информационные входы 11-14 устройства подаются сигналы с выхода старшего разряда S,. „, с выхода младшего разряда S „, разряд операнда x,-, перенос из младшего разряда P. С выхода .

4-1 модуля 15 снимается сигнал S. резуль- 20

1 тата операции или хранимого операнда, а с выхода 16 — сигнал перекоса Р

1 из данного разряда.

Сигналы U и 0 на входах 17 и 18 модуля управляют прохождением сигналов S;+„, x., S<» „ на вход модуля для их последующей обработки.

Сигнал U, подаваемый на вход 19 модуля, управляет .инвертированием сигналов, снимаемых с выхода коммутатора 1, при этом, если U = 1, то сигнал не инвертируется, а если US=0, то инвертируется.

Сигнал 0 на входе 20 модуля разрешает формирование сигнала переноса Р;.

Сигналы 04 - 0>, подаваемые на управляющие входы модуля 21-24 определяют логическую, функцию двух переменных, реализуемую с помощью коммутатора 2 и соответствующую выполняемой в устройстве операции.

Сигнал U на входе 25 модуля уп9 равляет инвертированием сигнала S„ при его подаче на вход коммутатора 2 в качестве сигнала 1-го операнда.

Схема модуля при выполнении любой из функций, определяемой сигналами настройки U„ - 09, работает лишь при подаче на уйравляющий вход модуля 26 импульсного сигнала пуска.

Функциональные возможности управляемого арифметического модуля и соответствующие коды настройки представлены в таблице.

802961

Формула изобретения

Составитель Е. Пупырев

Редактор Е. Гончар Техред T. Маточка Корректор В. Синицкая

Тираж 756 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 10625/62

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Управляемый арифметический модуль, содержащий элементы И, ИЛИ, триггер, причем первые входы первого и второго элементов И соединены между собой и являются входом переноса модуля, первый вход третьего элемента И соеди. нен с вторым входом второго элемента

И, а второй вход третьего элемента И является входом управления сложением модуля, выходы первого и второго элементов И соединены с входами элемента ИЛИ, выход которого является выходом переноса модуля, о т л и— ч а ю шийся тем, что, с целью расширения функциональных возможнос- 15 тей эа счет реализации сложения чисел в обратном коде, в него введены два коммутатора и два элемента -равнозначность", причем управляющие входы первого коммутатора, первые входы, ф первого и второго элементов "равно-. значность", информационные входы второго коммутатора являются управляющими входами модуля, информационные входы первого коммутатора являются информационными входами модуля, вторые входы первого и второго элементов "равнозначность" соединены соответственно с выходом первого коммутатора и с выходом триггера, выход которого является выходом модуля, выходы первого и второго элементов

"равнозначность" соединены с первым и третьим входами второго элемента И и с управляющими вхоцами второго коммутатора, выход которого подключен к второму входу первого элемента И, выход которого подключен к входу триггера, стробирующий вход второго коммутатора соединен с четвертым входом третьего элемента И и является входом модуля.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

У 265565, кл. G 06 F 7/50, 1970

2. Авторское свидетельство СССР

Р 487387, кл. G 06 F 7/50, 1975.