Арифметическое устройство

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ ""798823

К АВТОУСКОМУ СВИ ЕТЮЛЬСТВУ

Союз Советскик

Социалистическик

Республнк (61) Дополнитвльное к авт. свмд-ву (22) Заявлено 110379 (21) 2736007/18-24 (51)hh.

3 с присоединением заявки М

0 07 F 7/38

Государственный комитет

СССР ио дыам изобретений и открытий (23) Приоритвт

Опубликовано 230 181. Бюллетень М 3

Дата опубликования описания 230181 (53) УДК 681. 325 (088. 8) (72) Авторы изобретения

В.Д. Байков, В.Б. Смолов и A Н. Чуватин

Кировский политехнический институт и Ленинградский ордена

Ленина электротехнический институт им. В.И. Ульянова (Ленина) (71) Заявители (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

"1+ ""4 ".

Х„. „=Х„-,2 Ч„.

@1 1 1 11 1>

Изобретение относится к цифровой вычислительной технике и может применяться в цифровых вычислительных машинах для вычисления элементарных функций.

Изнестны арифметические устройства, работающие с информацией, представленной в виде векторов, преднаэ" наченные для решения задач, содержащих элементарные функции и содержащие регистры, блоки сдвига, сумматоры (1) и (2) .

Недостаток устройств — низкое быстродействие при вычислении функций

f„ =sin arctgv х и f>=cos arctgy/x, где х, y — аргументы, f<, f< — значения функций.

Наиболее близким по технической сущности к предлагаемому является арифметическое устройство, содержа-. щее первый, второй, третий и четвертый регистры, блок сдвига, сумматор, причем выходы первого и второго регистров подключены к первому и второму входам блока сдвига, соответственно, первый, вторые, третьи и четвертые входы сумматора подключены, соответственно, к выходам первого, нторого, четвертого регистров и к выходу блока сдвига, выход сумматора подключен к первым входам второго, третьего и четвертого регистров, со- . ответственно, выходы третьего регистра подключены ко входу первого регистра.

Известное устройство реализует алгоритм где i 0,1,...,n-l, n — разрядность .устройства; х„-, S1, e„ — зйачения координат и угла вектора на i-ой итерации;.(„-6.$= <, + j — функция, показывающая направление вращения нектора, а(„ . — угловая постоянная, равная

arctg2

Известное устройство вычисляет значения функций f„ =sin arctgs/х и

fz=cos arctgv/х в два этапа.

На первом этапе выражения (1) реализуются с начальными условиями хо= х, Чо = т, 9< <= G с выбором направления вращения вектора по закону — sign(-ч1. ) и с конечными резуль30 татами хл=К1х +Ф, н--o, Ви =arctqy/х, 7988? 3

=Ч +> 2 "х. „,„=ч„ „- х„, Х „+„- Х 1. „2 "у 1, а7 где i О 1 р и 1 n РазРЯДность устройства, х„, у. и х„ у„ . значе ния координат, соответственно, первого и второго вектора íà i-ой итерации, 0„ F„(-q, +1) — функция,;показывающая направление вращения векторов.

Предлагаемое устройство вычисляет значения функций f = sin arctgy/х и

f2= cos arctgS/х в один этап путем реализации выражений (2) с начальны-

t ми условиями х = х, уа = у, хо= 1/k где k =)) 4(1+2 )- 1 постоянный коэф =о фициент удлинения вектора.

На втором этапе выражения (1) реализуются с начальными условиями х„=1/kк,уо =0, Gp= arctgy/х с выбором направления вращения вектора по закону (= sign G и с конечными результатами хи= f2 = cos arctgS/х,,Уп= Х1= sin arctgy/х, 9„= О (2).

Недостаток устройства — низкое быстродействие, ограниченное последовательным характером выполнения этапов вычислений.

Цель изобретения — увеличение быстродействия арифметического устройства.

Поставленная цель достигается тем, что в устройство, содержащее первый, второй, третий и четвертый регистры, блок сдвига, сумматор, причем выходы первого и второго регистров подключены к первому и второму входам блока сдвига, соответственно, первые, вторые, третьи и четвертые входы сумматора подключены, соответственно, к выходам первого, второго, четвертого регистров и к выходу блока сдвига, выход сумматора подключен к первым входам второго, третьего и четвертого регистров, соответственно, выход третьего регистра подключен в входу первого регистра, дополнительно введен пятый регистр, причем вход пятого регистра подключен к выходу сумматора, а выход — ко вторым входам третьего и четвертого регистров, выход четвертого регистра подключен ко второму входу второго регистра.

На фиг.1 представлена структурная схема арифметического устройства; на фиг,2 — временная диаграмма перемены содержимого регистров на i-ой итерации.

Устройство содержит первый 1, второй 2, третий 3 и четвертый 4 регистры, сумматор 5 блока б сдвига, регистр 7.

Входы и выходы регистров 1-4 являются соответствующими входами и выходами устройства. устройство реализует алгоритм

О с выбором направления вращео ния векторов по закону („= sign(-у1 ) и с конечными результатами х = k a -у2

Уи — — О, хи=4 =cos arctg9/х, s è = f1 ——

=sin arctgy/х, где k= Г -ф(2-2 - постоянный коэффициент удлинения векто5 ра.

Выходы пятого регистра 7 подключены ко входам третьего регистра 3.

Тогда первый регистр 1 предназначен !

0 для хранения величины У,) первона1 р чально равной у, второй регистр 2 предназначен для хранения величины х ., первоначально равной х, третий регистр 3 предназначен для хранения величины у1, первоначально равной у, четвертый регистр 4 предназначен для хранения величины х1, первоначально равной 1/k, пятый регистр 7 предназначен для хранения величины у„, первоначально равной О. що Устройство работает циклически.

Каждая итерация состоит из четырех тактов. В каждом такте выполняются операции сдвига, сложения (вычитания) и занесения в регистр.

Устройство работает следующим образом на i-ой итерации.

В первом такте величина у„- из первого регистра 1 поступает на первые входы сумматора 5. Величина х„ из второго регистра 2 поступает на вто30 рые входы блока б сдвига, где сдвигается вправо на i-разрядов, т.е. на выходах блока б сдвига образуется величина х„ 2 ", которая поступает на четвертйе входы сумматора 5. В зависимости от значения величины „, полученной на предыдущей итераций, в сумматоре 5 происходит операция сложения (вычитания),поступивших в него величин у„ и х„.2 ", т.е. на выходах сумматора 5 образуется величина у +1=

=у„+ („. 2-"X„-. В конце первого такта в ели чи и а Ч „,1 передае тс я и з сумма тора 5 в пятйй регистр 7, одновременно величина у„ передается из пятого регистра 7 в третий регистр 3, а величи45 на у„ из третьего регистра 3 передается в первый регистр 1.

Во втором такте величина х„ из второго регистра 2 поступает йа вторые входы сумматора 5. Величина Я из первого регистра 1 поступает на первые входы блока б сдвига, где сдвигается на i-разрядов вправо, т.е. на выходах блока б сдвига образуется величина у; 2 ", которая поступает на четвертые .входы сумматора 5. В зависимости от значения величины

11 полученной на предыдущей итерации, в сумматоре 5 происходит операция вычитания (сложения) поступивших в него величин х„ и у„ 2 -", т.е. на

6О выходах сумматора 5 образуется величина х1. 1 = х„- („ 2-"у„ В конце второго такта величина х 1 передается из сумматора 5 в четвертый регистр

4, одновременно величина x„ передается из четвертого регистра 4 во вто798823

20 ва выполняются одни и те же операции сдвига, сложения (вычитания) и

Формула изобретения

65 рой регистр 2, а величина У„ иэ третьего регистра 3 передается в первый регистр 1.

В третьем такте величина У„ из первого регистра 1 поступает на первые входы сумматора 5. Величина х ; из второго регистра 2 поступает йа вторые входы блока б сдвига, где сдвигается вправо на i-разрядов, т.е. на выходах блока.б сдвига образуется величина х 2 ", которая поступает на четвертые входы сумматора 5. В зависимости от значения величины „, полученной на предыдущей итерации, в сумматоре 5 происходит операция вычитания (сложения) поступивших в него величин у„ и х 2-", т.е. на выходах сумматора 5 образуется веа У„+ --У„ - „ 2-"У „. В конце третьего такта величийа У „+„передается иэ сумматора 5. в пятый регистр

7, одновременно величина g„+ передается иэ пятого регистра 7 в третий регистр 3, а величина У из третьего регистра 3 передается в первый регистр 1. В четвертом такте величина х„ из второго регистра 2 поступает на вторые входы сумматора 5. Величина из первого .регистра 1 поступает на первые входы блока 6 сдвига, где сдвигается на i-разрядов вправо, т.е. на выходах блока б сдвига образует-. ся величина У „. 2.-", которая поступает на четвертые входы сумматора 5.

В зависимости от значения величины полученной на,предыдущей, итерации, в сумматоре 5 происходит операция сложения (вычитания) поступивших в него величин х„ и у„ 2-, т,е. на

-4, выходах сумматора 5 образуется величина х +. = х„ + (.2 "Ч .. В конце четвертого такта величина х„+ передается из сумматора 5 в четвертый регистр 4, одновременно величина х + передается иэ четвертого ре1 + гистра 4 во второй регистр 2,а величина У,(„ иэ третьего регистра 3 передается в первый регистр 1.

По окончании четвертого такта с выхода знакового разряда первого регистра 1 или с выхода знакового разряда третьего регистра 3 снимается значение функции, показывающей направление вращения векторов „+,„ =

sign (-У„.+1 ), которое используется при выполнении следующей (1+1)-ой .итерации.

После п-кратного повторения итераций в регистрах 1-4 и 7, образуются результаты в первом регистре 1 - У = О во втором регистре 2 — х = ) -Щ в третьем регистре 3 — = О в четвертом регистре 4 — х =f

И

= cos arctg /õ в пятом регистре 5 — У =Е =

sin arctg3/х

Входы" регистров 1-4 и 7 используются для ввода в арифметическое устройс тво начальных значений, а выходы регистров 1-4 и 7 используются для вывода иэ арифметического устройства конечных результатов.

Взаимосвязи между узлами арифметического устройства — связи выходов сумматора 5 со входами второго 2 и третьего 3 регистров и связи выходов четвертого регистра 4 с третьими входами сумматора 5 могут быть использованы при вычислении других элементарных функций, например, 1/x, õ, fog x

В этом случае функции первого 1 и ° третьего 3 регистров берут на себя, соответственно, второй 2 и четвертый

4 регистры, а функции второго 2 и четвертого 4 регистров — первый 1 и третий 3 регистры.

Поскольку в каждом такте работы известного и предлагаемого устройстзанесения в регистр, длительность такта — величина одинаковая как для известного, так и для предлагаемого устройства.

При вычислении функций Е„ =

=sin.arctgy/х и f>=cos arctg /õ известное устройство дважды реализует алгоритм (1),который требует и-циклов работы устройства по 3 такта в каждом цикле,т.е. известное устройство обладает временем вычислений бп ;, а предлагаемое устройство один раз реализует алгоритм (2), который требует и-циклов работы устройства по

4 такта в каждом цикле, т.е ° предлагаемое устройство обладает временем вычислений 4пь.

Предлагаемое устройство обладает быстродействием в = 6nГ/4nt- = 1,5, раза большим, чем известное.

Эффективность изобретения - повышение быстродействия. устройства за счет сокращения времени вычислений.

Арифметическое устройство, содержащее первый, второй, третий и четвертый регистры, блок сдвига, сумматор; причем выходы первого и второго регистров подключены к первому и второму входам блока сдвига, соответственно, первый, второй, третий и четвертый входы сумматора подключены, соответственно,:к выходам первого, второго, четвертого регистров и к выходу блока сдвига, выход сумматора подключен к первым входам второго, третьего и четвертого регистров, соответственно, выход третьего регистра подключен ко входу первого регистра, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия за

798823

ВННИПИ Эакаэ 10049/66 Тираж 628 Подписное

Филиал ППП Патент, r.ужгород, Ул.Проектная,4 счет сокращения времени вычислений, в устройство дополнительно введен пятый регистр, причем вход пятого регистра подключен к выходу сумматора, а выход — ко вторым входам третьего и четвертого регистров, выход четвертого регистра подключен ко второму входу второго регистра.

Источники информации, принятые во внимание прИ экспертизе 1. Авторское свидетельство СССР

9 538363, кл. G 06 F 7/38, 1975.

2. Байков В.Д. и Смолов В.Б. Аппаратурная реализация элементарных функций в ЦВМ. Л., 1975, с.3-76 (прототип) .