Квадратор

с —:с. " : 1кь г.

Oll ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик («> 788106

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.(6l ) Дополнительное к авт. саид-ву

{22) Зая влено 16,01.79 (21) 2713812j18-24 с присоединением заявки Ж— (51)M. Кл.

G 06 F 7/38

Государственный комитет (28) Лриоритет— во аннам изобретений и открытий (5З) УДК 681.327 (088.8) Опубликовано 1).12.80. Бюллетень ¹ 46

Дата опубликования описания 15.1280 (72) Автор изобретения

Б. С, Аршанский (71) Заявитель (54) КВАДРАТОР

Изобретение относится к вычислительной технике и может использоваться в процессорах вычислительных систем.

Известен квадратор, содержащий регистр множимого, сдвигающий регистр множителя, накапливающий регистр частичных произведений, логические схемы управления (1);

Недостатком известного устройства является низкое быстродействие.

Наиболее близким по технической сущности к предложенному является квадратор, содержа10 щий блок памяти, к адресному входу которого подключены старшие разряды информационного входа устройства. (2).

Недостатком устройства является значитель15 ный объем оборудования.

Цель изобретения — уменьшение объема аппаратуры.

Поставленная цель достигается тем, что квадратор, содержащий блок памяти, к адресному входу которого подключены старшие разряды информационного входа устройства, дополнительно содержит сумматор на М разрядов (де М вЂ” разрядность информационного кода

2 устройства), причем выход блока памяти подключен к первому входу сумматора, второй вход которого соединен с выходом умножителя, первый и второй входы которого подключены соответственно к старшим и младшим разрядам информационного входа устройства, выход сумматора является выходом устройства.

На чертеже представлена функциональная схема предлагаемого квадратора.

Устройство Содержит блок 1 памяти, умножитель 2, сумматор 3.

Квадратор работает следующим образом.

Квадратор вырабатывает квадрат М-разрядного числа Х < 1, округленный до M разрядов.

При представлении Х в виде

x-x + где Х, < 1 и Х, < 1 — числа, полученные соответственно из старших и младших разрядов исходного числа, имеем г 2т-м)а +2м Хя

Первое слагаемое в этом выражении получаем с помощью блока памяти, второе — на умножителе, третье — не. учитываем, так как оно меньше цены младшего разряда.

Квадратор, содержащий блок памяти, к адресному входу которого подключены старшие

Составитель О. Свиридов

Редактор А. Лолинич Техред И. Асталош

Корректор С. Лекмар

Заказ 8352/56 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4

3 788106 4

Так как второе слагаемое представляет разряды информационного входа устройства, собой произведение Х, на Х, сдвинутое на отличающийся тем, что, с целью

М/2 — 1 разрядов вправо, то от умножителя уменьшения объема аппаратурных затрат, он принимаются только М/2 + 1 старших разря- содержит сумматор на М разрядов (где М— дов произведения, остальные оказываются эа разрядность информационного кода устройства), пределами разрядной сетки и отбрасываются. причем выход блока памяти подключен к перРезультат получаем на выходе сумматора вому входу сумматора, второй вход которого как сумму двух, первых! слагаемых. соединен с выходом умножителя, первый и втоЕмкость блока,1 памяти в устройстве рав- рой входы которого подключены соответственна М х 2тмЯ бит, в известном — М х 21 м бит, fQ но к старшим и младшим разрядам информат.е. в 2Фм/2 раз больше. Уменьшение объема ционного входа устройства, выход сумматора

ПЗУ (памяти) многократно компенсирует объ- является выходом устройства. .ем введенных s к в а др а т о0р б ло0кKоoв: умножите- Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР И 598074, Формула изобретения кл. 6 06 F 7/38, 1975.

2. Хемел Применение небольших ПЗУ для вычислений. "Электроника", 1970, М 10, с. 18 (прототип).