Изобретение относится к вычислительной технике и предназначено для построения вычислительных структур, работающих в режиме мультипользования, в которых производится контроль правильности работы процессоров каждого пользователя.

Известны микропроцессорные вычислительные структуры высокой производительности, избыток вычислительной мощности которых создается за счет организации режима мультипользования. Каждая задача, или каждый пользователь получают в свое распоряжение один или несколько решающих блоков структуры (1), Однако н режиме мультипользования ошибки могут возникать одновременно н задачах, решаемых разными польэонателями.

Наиболее близкой по технической сущности к предлагаемой является вычислительная структура, которая со- держит набор решающих блоков, каждый из которых включает в себя вычислительный узел, соединенный с узлом контроля, блок управления, соединенный с вычислительными узлами решающих блоков, и блок ввода-выво/ да, соединенный с блоком управления) и информационными шинами решающих блоков (21.

Недостаток известной вычислительной структуры заключается в том, что, работая в режиме мультипользОвания, она не может селектировать сигналы ошибок, т. е. выдавать их отдельно тем пользователям, в решении задач которых произошла ошибка.

Цель изобретения вЂ” расширение функциональных возможностей за счет селекции сигналов ошибок в режиме мультипольэования, 15 поставленная цель достигается тем, что н вычислительную структуру, содержащую и решающих блоков, каждый из которых включает в себя вычислительный узел, выход которого

20 подключен .к первомфг входу узла контроля, блок управления, выход которого соединен со входами нсех вычислительных узлов, вход-выход блока управления подключен к первому выходу-входу блока ввода-вывода, второй вход блока ввода-вывода соединен с выходами и решающих блоков, 4 ,введен приоритетный блок, а в каждый решающий блок вЂ” узел памяти, 30 узел сравнения, коммутатор вывода и

3 744589 коммутатор управления, причем н каждом решающем блоке выход узла памяти подключен к первым входам узла сравнения и коммутатора вывода, выходы коммутаторов вывода соединены с входом блока ввода-вывода, выход блока управления соединен с входами узлов памяти, вторыми входами узлов сравнения и контроля,.вторые входы узлов контр ля и коммутаторов вывода подключены к соотнетствующим выходам приоритетного блока, нходы которого подключены соответственно к выходам коммутаторон управления, выход блока ввода-вывода соединен с третьими входами узлов сравнения, выход узла контроля в каждом решающем блоке соединен с третьим входом коммутатора вывода и первым входом коммутатора управления, второй вход которого подключен к выходу узла сравнения в каждом решающем блоке, выход приоритетного блока соединен со входом блока управления.

На чертеже представлена блок-схема вычислительной структуры.

Структура содержит набор решающих блоков 1, каждый из которых включает в себя вычислительный узел 2 и узел

3 контроля, узел 4 памяти, узел 5 сравнения, коммутатор б вывода, коммутатор 7 управления. В состав структуры входит также блок 8 управления, блок 9 ввода-вывода, приоритетный блок 10.

Узел 4 памяти предназначен для хранения номера пользователя и номера решающего блока, причем номер решающего блока представлен двоичным кодом, а номер пользователя определяется положением логической единицы в узле памяти.

Функционирование вычислительной структуры рассматринается в предположении, что пользователи распределя. ют решающие блоки 1 между собой произвольным образом, при этом каждый пользователь заносит логическую единицу в соответствующий разряд узла

4 каждого из занятых им решающих блоков 1.

Допустим, что в задачах, решаемых разными пользователями, одновременно происходят сбои, тогда единичные сигналы с выходов узлов 3 тех решающих блоков 1, где это происходит, открывают вторые входы соответствующих коммутаторов 7; и номера пользователей из узла 4 поступают в блок

9. B блоке 9 производится селекция этих номеров и каждый из пользователей получает сигнал о наличии сбоев в решаемой им задаче.

Каждому пользователю, получающему такой сигнал, необходимо узнать номера занятых им решающих блоков 1, в которйх происходит сбой.ДЛ»я» этого пользователь подает через блок 9 на блок 8 команду управления, где

1%»Д»»»" »»»»!» - .»» » она дешифрируется-и передается на узлы 5 всех решающих блоков 1. На эти же узлы пользователь передает из блока 9 свой номер. По данной команде управления в узлах 5 всех решающих блоков производится одновременное сравнение номеров пользователей, хранящихся в узле 4 решающих блоков 1 с номером пользователя, поступающим из блока 9.

В тех решающих блоках 1, где происходит совпадение этих номеров, на выходе узла 5 появляется сигнал, который открывает первый вход коммутатора 7. Очевидно, что это происходит только в тех решающих блоках 1, которые принадлежат данному пользователю. Номер отказавшего решающего блока 1 проходит через коммутатор 7 на вход блока 10. Этот блок введен

20 для обеспечения последовательного вывода номеров решающих блоков 1,начиная с младшего и кончая старшим. .Номер решающего блока 1 выдается в том случае, когда н решающих бло 5 ках с меньшими номерами отсутствуют сигналы сбоев.

Блок 8 управления перед подачей следующей команды анализирует информацию, поступающую с сигнального выхода блока 10. Если это единичная информация, вЂ .o необходим переход вычислительной структуры к выполнению следующей команды пользователя.

Блок 10 содержит элементы И и

35 элементы ИЛИ, выход каждогo H3 Ко торых соединен с первым входом последующего элемента ИЛИ и инверсным входом последующего элемента И, а второй вход является входом блока 10, который подсоединен к прямому нходу

40 соответствующего элемента И, выход каждого элемента И является выходом блока 10.

В том случае, если в одном из решающих блоков происходит сбой, а

45 в решающем блоке с меньшим по отношению к нему номером сбоя нет, то элемент И, соответствующий данному решающему блоку 1, выдает единичный сигнал, открывает третий вход комму5р татора 7 н разрешает вывод на блок

9 номера решающего блока 1. Когда вывод номера решающего блока 1 оканчивается, узел 3 сигналом, поступающим от блока 8, сбрасывается в нулевое состояние, и далее производится вывод следующего номера решающего блока 1 со сбоем. Выход элемента ИЛИ соответствующего решающего блока со старшим номером . является сигнальным выходом блока

60 10.

Блок 8 выдает управляющие сигналы, обеспечивающие правильную работу решающих блоков 1, и сигналы сброса .Узлов контроля тех решающих блоков, 65 B которых происходит сбой.

744589

Изобретение обеспечивает. работу вычислительных структур,с контролем . правильности обработки информации в режиме мультипольэования.

Формула изобретения

Вычислительная структура, содержащая и решающих блоков, каждый иэ .которых включает в себя вычислительный узел, выход которого подключен к первому входу узла контроля, блок управления, выход которого соединен со входами всех вычислительных узлов, вход-выход блока управления подключен к первому выходу-входу блока ввода-вывода, второй вход блока ввода-вывода соединен с выходами п решающих блоков, о т л и ч а ю щ а яс я тем,что,с целью расширения функциональных возможностей за счет 20 селекции сигналов ошибок в режиме

;:.=:-„:-мультипользования, в нее введен приоритетный блок, а в каждый решающий блок вЂ” узел памяти, узел сравнения, коммутатор вывода и коммутатор уп...равления, причем в каждом решающем

--блоке выход узла памяти подключен к первым входам узла сравнения и коммутатора вывода, выходы коммутаторов вывбда соедйнейы с входом блока ввода-вывода, выход блока управления соединен с входами узлов памяти, вторыми входами узлов сравнения и контроля, вторые входы узлов контроля и коммутаторов вывода подключены к соответствующим выходам приоритет-, ного блока, входы которого подключены соответственно к выходам коммутаторов управлейия, выход блока ввода-вывода соединен с третьими входами узлов сравйения, выход узла контроля в каждом решающем блоке соединен с третьим входом коммутатора вывода и первым входом коммутатора управления, второй вход которого подключен к выходу узла сравнения в каждом решающем блоке, выход приоритетного блока соединен со входом блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 572787, кл. G 06 F 9/00, 1977.

2. Отчет по НИР roc. М 72018725, Таганрогский радиотехнический институт им. В.Д. Калмыкова, 1972, с. 194-234 (прототип) .

744589

Заказ 3795/14 Тираж 751

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113О35, Москва, Ж-З5, Раушская наб., д. 4/5

Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Составитель Н. Палеева

Редактор В. Романенко Техред Ж. Кастеленич Корректор Г. Назарова