Микропроцессорная вычислительная система

 

ОП ИСА

»л

Вессс:""-. ç ""ê ÿ Ã ;"6 4 О25

Союз Советских

Социалистических республик

И3ОБРЕТЕН Ия (Я) Дополнительное к авт. свил-ву(22) Заявлено 22.09.75 (21) 2170455/18-24 е присоединением заявки № (23) Приоритет(51) М. Кл,, Q 06 Р 15/16

Гесудерствеиный хеетет

СССР ее делан изабретеей в етхрнтах (53) УДК 681.323 (088.8 ) Опубликовано15.07.79.Бюллетень № 26

Даы опубликования описания 18.07.79

А. A. Васенков, В.. Л. Дшхунян, П. P. Машевич, П. В. Нестеров, В, B. Теленков, Ю. E. Чичерин и Q. И. Юдицкий

1 (72) Автори изобретения (71) Заявитель (54). МИКРОПРОЦЕССОРНАЯ ВЫ ЧИСЛИТЕЛЬНАЯ СИСТЕМА

Изобретение относитси к области вычислительной техники и может быть иск пользовано в вычислительных устройствах различного назначения, Известны микропроцессорные вычисли тельные системы с жестким управлением" $, fl) и (2J, содержащие арифметичесесо-логический блок, блок регистров, блок деши

: рации команд, блоки обмена информациеи, . регистр состояний и узел распределенйя синхросигналов. Однако наращивание paa . 10 рядности обрабатываемой информации в таких микропроцессорных вычислительных системах приводит к значительному снижа

1 нию их быстродействия, а изменение си стемы команд невозможно. 15

Известна также микропроцессорная вы числительная система с микропрограммным управлением (3), содержащая однотицные устройства выполнения опвраций и однотнп; ные устройства микропрограммного утй ав- 2о. пения, причем каждое оанотипное устройство вь|нолнения операций содержит ариф метическо-логичесжий блок, сдвигатель, 2 регистр результата, регистр состояний; регистр макрокоманд, дешифратор микро операций, блоки обмена информацией, подключенные к двунаправлейиым информационным машинам, и блок регистров общего назначения, выход арифметическо логического блоха через буферный регистр сое динен с входом сдвигатеаи, вход регистра микрокоманд подключен к управлявшей шине, а выход - к входу дешифратора микроопераций; каждое однотипное устройство микропрограммного управления содержит последовательно соединенные блок программируемых адресов и блок т1амяти микрокоманд, группы йрограммируемых элементов

НЕ, регистр обратной связи, парафазные выходы которого йодключены к первой группе входов блока программируемых адресов, а информационный вход через первуто группу программируемых эпеменfoB

НЕ соединен с первым выходом блока памяти микрокоманд, второй выход которого через последовательно соединенные вторую группу программируемых элементов HF. и

4 усилители считывания подключен к выхо- первый вход регистра состояний соедине ду устройства. Основными недостатками ны с первой информационной шиной устройэтой микропроцессорной вычислительной .... ства, входы первого и второго блоков об системы являютси значительное количест мена информацией, выход регистра резуль» во дополйительных схем в законченной тата, первый выход блока регистров общемикропроцессорной вычислительной систе- го назначения, первый вход арифметичее» ме, необходимых для выработки тактовых кологического блока и первый выход ресинхросигналов; для организации логики гистра состояний соединены со второй.ин сопряжения и синхронизации с друг ими формационной шиной устройства, вход тре блоками ЭВМ; снижение быстродействия <о тьего блока обмена информацией подклю пре расширении разрядности объедйнением чен к второму выходу регистра состояний, однотипных устройств "выйолйейия опера» "второй вход которого соединен со вторым ций в параллельный йроцессорный блок за выходом сдвигателя, соединенного двусто. . Ьфт йо6ледоватежного прохождения сиг» . ронними связями с узлом расширения раз . налов переноса; отсутствие фуйкцйон йьной iS рядности, который связан управляющими гибкости однотипного устройства микро- входами и выходами с соответствующими .

Г"" . прЬграммНого управления при расширении входами и вйходами устройства, выхода» раэрядности микрокомансы и" нфашиваний, :,: ми дешифратора микроопераций и блока обьема -QmpoiiporpaMM.. формирований рабочего цикла, выход 00Целью изобретения -является повышение 2 гйстра Яййрокоманд и второй выход блока прои ээодительности, гибкости ЙерестрМ- регистров общего назначения соединены ки и расширение фуйкционаМьных возмож-: co вторым входом арифметическо логичео ностей системы. Это достигаетбя тем, что кого блока, уйравляюшие входы регистра в каждое устройство выполнения операций . микрокоманд -соединены с соответствующи предлагаемой. системы введенй узел расши; ми выходами блока формирования . рабоче- рения разрядности, узлы автономного управ «: го цикла, уйравляюшие входы регистра со пения обменом и блок формирования рабоче . стояний, узла расширения разрядности, бла

-"го цикла, вход зайуска которог6 соединен ка регистров общего назначения и регису- с управляющим входом .устройства:, вход-. pa результата соедйнены с соответствую ы и выходы соединены соответственно с . - о ..асими вь ходами дешифратора микроопера входами и выходами устройства и с одно- ций и блока формирования рабочего цикла, Вааййййй: входами и выходами других уст- "" вйход" которого соединен с управляющим рабств выполнения операций, первый уп " "входом буферного регистра, управляощий равляющий вход подкщочен к соответству- вход арифметическопогического блока соеюшеМу выходу арйфметическо-логического З> динен с сбответствующим выходом дешнфблока, два выхода которого через узел .. pampа мйкроопераций, а в каждое устрой» расширения разрядности и два входа под- ство микрйфограммного управления ввеключень к соответствуюшим вьгходам уст- — денй коммутатор, регистры, информацион ройетва и к соответствующим выходам-... йые входы которых соединены с соответ - .

: 40 ! других уетройств выполнения операций,:; О ствуюшйми входами устройства, а пара» узлы автономного управления обменом сое- фаэньй выходы подключены ко второй групдинены с соответствующими входами и вы- пе входов блока"программируемь1х адресов, х6дами устройства и с соответствующими блок задания рабочего цикла, управляющий : "" входами и-выходами других устройств вы"" ."вход котброго соединен с управляющим полнения операций, с управляюшими входа- 5 входом устройства, узлы автономного упми:и выходами системы, выход каждого . равления приемом информации, первый вы узла автономного управления обменом под "ход кажйого из-которых соединен с управ вующего блока обмена информацией, управ- ра и С соответствующим входом блока за» ляющие входй юединены с соответствую- О дания рабочего цикла, выходы которого шйми выходами дешифратора микроопера-- соединены соответственно с управляющими ций и выходами блока формирования раб6- : " входами усилителей считывания, регистра чего цикла, второй управляющий вход ко- обратной связи и блока программируемых тЪрб з сЬедйней c" соотвМ твуюшим выхо .адресов, третий и четвертый выходы бло дом дешифратора микроопераций, выходы ira памяти микрокоманд через коммутатор блоков обмена информацией, входы блока — соединены соответственно с управляющими

:регистров общего назначения и регистра входами усилителей считывания и регист-. результата, первйй выход сдвигателя и ра обратной связи, с первыми входами уз674025

5 лов автономного управления приемом информации, вторые и третьи входы и выхо ды каждого из которых соединены соотвИ» ственно с входами и выходами устройства и с соответствующими входами и выхода» ми других устройств микропрограммного управления, вторые вход и выход каждого узла автономного управления приемом ин» формации подключены к соответствующим шинам управления передачей информации, 10 а третий вход - к управляющему входу си» стемы,. четвертый выход блока памяти . микрокоманд соединен с соответствующим входом блока задания рабочего цикла.

На фиг, 1 представлена блок-схема устройства выполнения операций описываемой системыт на фиг. 2 - временная диаграмма цикла выполнения микрокоманд; на фиг. 3 - пример соединения устройств, .выполнения. операций; на фиг. 4 - блоксхема устройства микропрограммного уп равления; на фиг. 5» временная диаграм ма цикла выборки микрокоманды в устройстве микропрограммного управления; на фиг. 6 - пример соединения устройств ми- 25 кропрограммного управления, на фиг. 7пример построения микропроцессорной вычислительйой системы,.

Устройство выполнения операций (.см. фиг. 1) содержит регистр 1 микрокоманд, дешифратор 2 микроопераций, блок 3 регистров общего: назначения, арифметичео кологический флок 4, буферный регистр

5 для временного хранения результата арифметической или логической операции, сдвигатель 6, узел 7 расширения разряд- . ности, регистр 8 состояний, регистр 9

: результата, блох 10 формирования рабочего цикла, блоки 11»13 обмена инфор- ° мацией, узльг 14-16 автономного управ40 . ления обменом, внутренние информацион. иьте шины 17 и 18 считывании, внутреннюю информациэнйую шину 19 записи информации и внутреннюю шину 20 иси контролируемых состояний.

Вход регистра 1 микрокоманд соединен с управляющей шиной (вход 21), по которой в регистр поступает управляющая информация (разряды микрокоманды) для

50 временного хранения в течение цикла ее исполнения в устройстве, а выход регист рЬ 1 подключен к входу дешифратора 2 микроопераций, выходИ которого соедине-. ны с управляющими входами остальных узлов и настраивают зти узлы на в rnoa

55 нение определенных типов микроопераций.

Информационная шина 17 считыванияобьединяет первые выходы блока 3 регист

6 ров общего назначения, выходы регистра

Я результата и регистра 8 состояний и входы блоков 11 и 12 обмена информа» цией, подключенных к в нешним двунайравленным информационным шинам 22 и 23, соответственно.

Информационная шина 18 считывания объединяет выходы определенной части разрядов регистра 1 микрокоманд и вто рые выходы блока 3 регистров общего на». значения.

Входы блока 4 соединены с шинами 17 и 18, по которым в блок поступают два операнда.

Блок 4 содержит узел асйнхронного переноса между параллельными разрядами, имеющий два входа, соединенных с выво дами 24 и 25, и два выхода, хоторые через узел 7 связаны с выводами 26 и 27.

По двум входам поступает код переноса в младший разряд, по двум выходам выдается сформированный код переноса из стар» щего разряда блока 4. Поступающий код . переноса имеет следующие значения.

Î1 - перенос равен 0 >

10 - перенос равен 1

11 - ожидание переноса.

Время выполнения арйфметической опе».

::рации в блоке 4, содержащем узел асинхронного переноса, зависит от кодов операндов и изменяется от максимальной величины, равной сумме времен формирова ния переноса во всех разрядах узла асин

; хронного переноса, до минимальной, равной времени формирования переноса в одном разряде узла асинхронного переноса.

Использование узла асинхронного пере носа позволяет. не только повысить быстро» действие выполнения арифметической операди; но и фиксировать окончание ее (наличие переноса во всех разрядах устройства) в каждом устройстве независимо or остальных, параллельно связанных с ним.

Выход узла асинхронного переноса, фиксирующий окончание выполнения операции, соединен c.одним из входов блока 10.Pe зультат выполненной, операции в блоке 4, включая "бит" переноса, поступает на информационный вход буферного регистра 5 для временного хранения, выход которого присоединен к входу сдвигателя 6.

Сдвигатель 6 выполняет операцйи сдвига влево и вправо на один разряд и связуя с выводами 24 и 25, а через узел

7 - с выводами 26 и 27, по которым принимаются и выдаются сдвигаемые разряды во. время,:выполнения операций сдвига,"Сдвигатель B вырабатывает, кроме того, ряд контролируемых состояний, 1аких

674

7 как «Знак", "Переполнение", "ПеренооЗаем", Ноль результата", "Разряды сдвига", «Четность результата" и т.д, Выход сдвигателя 6, связанный с выдачей контролируемых состояний, подключен к шине 20, а выход, связанный с выдачей результата операции, к шине 19.

Регистр 8 имеет два направления записи, первое из которых связано "с запи. сью контролируемых состояний, а второе- 10 с -записью информации по шине 1 9. По шине 1 9 происходит или запись результата операции с выхода сдвигателя 6, или зались информации, поступающей извне через блоки 11-13 в приемники информации. 1

Приемниками информации по шине 19 являются регистр 9 результата, любой из регистров блока 3 и регистр 8. Выдача ин- i. формации происходит через блоки 11 и

12 из источников информации, связанных с шиной 17, т.е. из регистров 9 и 8 и из любого регистра блока 3. Выдача ин формации во внешнюю двунаправленную ин- формационную шину 28 происходит через блок 13 обмена из регистра 8 состояний, Узлы 14-16 автономного управления обменом управляют асинхройным фие- - . мом и асинхронной выдачей информации через соответстЬуюшие, связанные с ни мк блоки 11-13 обмена. Каждый из уз лов 14-16 автономного управления обмейом связан с двумя внешними двунаправленными выводами модуля„соответствен но 29 и 30, 31 и 32, ЗЗ и 34. По выводам 29, 31 и 33 поступает во время приема инф рм и и-да во ьр выдачи признак, указывающий на наличие информации на соответствующих двунап равленных информационных шинах 22, 23 4 и 28. По выводам 30, 32 и 34 выдает са-во времй приема и принимается во время выдачи признак; указывающий на окон чение приема поступившей или выдаваемой информации и тем самым на отключе ние соответствуюшего блбка обмена от . внешней магистрали. Выводы 30, 32 и

33 подключены к входам блока 10. Каждый из узлов автономного управления обменом ймеет также четыре входа и два выхода, связанных с внутренними блока ми устройства. Первые два входа соедине ны с выходами дешифратора 2 микроопе раций, декодируюшего наличие признаков приема или выдачи через соответствую щий блок 11 13 обмена в коде постуи ющей микрокоманды. Вторые два входа соедйнены с выходами блока 10; которые ях ляются источниками сигналов, синхро

8 ниэирующих прием или выдачу информации через данный уэел обмена. Выходы узлов

14-16 автономного управления обменом подключены к двум управляющим входам соответствующего блока 11-13 обмена и открывают входнь е или выходные вентили на время приема или выдачи информации, т,е, сеанса связи по соответствую шим двунаправленным информационным ши нам 22, 23 и 28.

Блок 10 формирования рабочего цикла подключен к трем внешним выводам 35 ,37 устройства. Вывод 35 зайуска связан

,с источником сигнала, инициирующим новую последовательность синхросигналов. Вы1 воды 36 и 37 взаимно синхронизируют . потактное исполнение микрокоманды в не скольких параллельно соединенных одно-. типных устройствах внпалнения операций.

Вывод 37 синхронизирует также выборку микрокбманды иэ однотипных устройств микропрограммного управления. Последа» вательность сйнхросигналов, вырабатыва емая блоком 10, состоит из синхросит нала прием чикрокоманша в регистр 1 микрокоманд, синхросигиала пр..ема инфор- . мации иэвне через один из блоков 11-13 обмена по шине 19, синхросигнала чтения операндов по шинам 17 и 18 в блок 4 и выполнения операции в ием, синхросигна;ла записи результата операции и контролируемых состояний в приемники информа ции по шинам 20 и 19. При отсутствии признака приема информации в коде мик» рокоманды в: последовательности синхросигналов отсутствует синхросигнал приема информации. Выход блока 10, связанный c" синхросигналом приема микрокоман ды (выход 38),, соединен с входом .синхронизации регистра 1 микрокоманд. Вы- ход блока 10, связанный с синхросигналом чтения (выход 39), подключен к иам точнинам операндов - регистру 9 реэуль тата, регистру 8 состояний, блоку 3 региегров общего назначения, регистру 1 микрокомаЕд, к входу. синхронизации при ема в регистр 5 и к узлу 7 расширении разрядности. Выходы блока 10, связанные с сйнхросигйалом приема информации (выход 40) по внешним магистралям и с синхросигналом записи результата операции (выход 41), соединены с входами синхро ииэации по приему информации регистра 9, регистра 8, регистров в блоке 3, а также с узлом 7 расширения разрядности и узлами 14-16 автономного, управления обме ном. Выход блока 10, связанный с признаком "маски" (выход 42 / синхросигналов .

9 10 приема информации и записи результата - совпадением двух необходимых условий: операции, соединен с маскирующими вход- окончание синхросигнала записи в преды- дами регистров 9 и 8, регистров в блоке душем цикле и наличие сигнала 44 эапуо3 и с управляющим входом узла 7 расщи- ка or источника сигнала, связанного с вы,рения разрядности. Выход 42 блока 10 водом 35, Совпадение зтих условий вызыфункционирует при совпадении следующих вает отрицательный фронт 45 на выводе условий: цикл выполнения предыдущей мик- 36 и затем последовательное изменение рокоманды закончен, инициирующий сигнал потенциалов на выводах 36 и 37, связан» на выводе 35 не возник, но возникли из- ное с выработкой необходимой последоваменения потенциалов на выводах 36 и 37, 10 тельности синхросигналов блока 10. связанные с работой блоков 10 других, Первый фронт 46 синхросигнала приема параллельно связанных с ним однотипных микрокоманды возникает непосредственно устройств выполнения операций. При этом после окончания синхросигнала записи в в блоке 10 процессорного модуля,на ioro» "предыдущем цикле. Задний фронт 47 синрый не поступил сигнал на вывод 35 за- хросигнала приема микрокоманды возника7 пуска, вырабатываются все синхросигна . ет через фиксированное время,отсчитывае» лы при соответствующем изменении потея мое от фронта 45 в блоке 10. Передний циалов на выводах 36 и 37, но наклади«франт 48 синхросигнала приема информа. вается "маска на синхросигнал приема: ции возникает непосредственно после фронинформации по внешним двунаправленным 0. та 47 при выполнении условий окончания информационным шинам 22, 23, 28.и на . или отсутствия выдачи информации в пресинхросигнал записи результата. . дыдущем цикле исполнения. Передний фронт

Узел 7 предназначен для расширения 48 открывает входнйе вентили в соответ» разрядности:устройства выполнения опера ствуюшем блоке обмена информацией и в ций. Один из входов узла 7 схддинен с . узле автономного управления им для при25 .. выводом 43, которь|й является внешним ема информации и признака, идентифицирууказателеМ старшего устройства в процео юшего наличие информации на двунаправсорном блоке, состоящем иэ нескольких ленных информационных шинах. Or приема .Однотипных устройств выполнения опера отрицательного фронта 49 признака отсчи ций. 8 старшем модуле на выводе 43 уста Зз тывается фиксированнсе время во внутреннавливается определейный логический уро нем блоке 10 до возникновения положитель»

:. вень ("0" или "1 ) от внешнего источ ц ного фронта 50 на выводе З6. Фронт 50 ка. При выполнении арифметических oat вызывает задний фронт 51 синхросигнала

:раций нй .выводы 26 и 27 из стершего .приема информации, отрицательный фронт устройства выдается соответствующий код 52 признака, указывающего на окончание переноса, определяемый типом операции, приема исступившай информации отрица- выполняемой устройством,.... тельный фронт 53 аа выводе 37 и передПри выполнении логических операций, ний фронт 54 синхросигнала чтения. При например логического сдвига в сторону отсутствии приема информации извне в костарших разрядов«, узел 7 в старшем уст- .де поступившей микрокоманды синхроси1

40 ройстве выдает на вывод 26 (в младший нал призма информации отсутствует в поразряд сдвигателя 6 самого младшего ус следовательности, вырабатываемой блоком ройства в процессорном блоке) уройень 10, и все изменения потенциалов на вы логического "0". водах 36 и 37 возникают непосредственОдин иэ входов узла 7 соединен с вы, . но после синхросигнала приема микроко»

45 ходом 42 блока 10. При возникновении манды при выполйении условия окончания признака- маски на этом выходе незави-: или отсутствия выдачи информации в пре симо от логического уровня на выводе ;;:. дьц ущем цикле.

43 узел 7 в данном устройстве функцию .: . Фронт 52 вызывает во внешнем источнирует как a""старшем устройстве процео- нике информации положительный фронт 55

50 . сорного блока. Это позволяет выполнять. " признака, идентифицирующего информацию,,арифметические и сдвиговые операции в от- и закрытие информационных выходных вендельиых груйпах однотипных устройств тилей. Фронт 55 формирует в устройстве полнения операций процессорного блока - - положительный фронт 56 ответного приНа фиг 2 представлена временная диа знака в устройстве, означающего оконча

Å5. грамма, поясняющая цикл выполйения мик» : ние обмена по приему. рокоманды в устройстве выполнения опе» Положительный фронт 57 сигнала на раций на фиг. 1. Начало цикла связано с выводе 37 синхронизирует окончание вы- - :

«М»674025

11 12 полнения арифметической, логической или четырех устройств. Одноименные выводы пересылочной операции. Дпя логических 29-34 всех устройств объединены. Вы,и пересылочных операций окончание выпол воды 28 всех устройств поразрядно объе» нения операций связано с фиксированным динены, образуя общую магистраль состо временем, отсчитываемым от отрицателт 5 яний, Одноименные выводы 35 объединеного фронта 53, а для арифметических ны в устройствах 67 и 68, 69 и 70, об операций, сэязанных с асиихройным-пере- разуя две группы в процессорном блоке.. носом, окончание выполнения, отсчитыва» Это позволяет подачей раздельных инипииемое от фронта 53, зависит от числовых рующих сигналов выполнять раздельно опекодов, поступающих на входы арифметичео»10 рации над полусловами в отдельной груп ко -логического блока 4 и вырабатывается пе (разрядность слова равна разрядности узлом асинхронного переноса в этом бпо процессорного блока). Выводы 36 и 37 ке. Фронт 57 вызывает задний фронт 58 выполняют функцию Проводное И". Это синхросигнапа чтения, передний фронт 59 позволяет в объединенных устройствах

l5 синхросигяапа записи и отрицательный взаимно синхронизировать окончание приI фронт 60 сигнала на вь|воде 36. Положи- ема информации, окончание записи и начательный фронт 61 сигнала на выводе 36 ло выдачи информации. возникает через определенное время, OBg Устройство микропрограммного управзанное с окончанием записи результата пения (см. фиг. 4) содержит входные ре» операции, отсчить ваемое в блоке 10 от гистры 71 и 72, информационные входы

20 фронта 60, и вызывает задний фронт 62, " которых сэязаны с выводами73и74уст» синхросигнала записи, передний фронт 46 ройства, узлы 75 и 76 автономного упсинхросигнала приема следующей микроко равления асинхронным приемом информа

blBHgbl При необходимости осуществления ции в них, последовательно соединенйые

25 выдачи информаций через один из блоков блок 77 программируемых адресов и блок

11-13 обмена фронт 61 открывает выход- 78 памяти микрокоманд, группу црограмные вентили соответствующего блока об- мируемых,элементов HE 79, выходные мена и формирует отрицательный фронт .усилители 80 считывания, регистр 81 об63 признака, идентифицирующего выдава- .. ратной сваей и блок 82 задания рабочего

30 емую информацию. Этап выдачи информа- цикла. Блоки 77 и 78 представпяк т собой ции совмещается с приемом следующей ряд горизонтальных шин (строк) и ряд вер микрокоманды в устройство выполнения тикальных шин (столбцов), B перекрести» операций и продолжается до появления от : ях между которыми находятся программи рицательного фронта 64 ответного" при- руемые вентильные элементы (диод, тран35 знака от внешнего приемника информации на зистор). на одном из выводов 30, 32 и 34, свя К входам (строкам) блока 77 присоеди»

" "занйом-с соответствуюшим узлом уйравле-: цены парафазиые выходы регистров 71, ния обменом. Отрицательный фронт 64фор-: . 72 и 81. Выходы блока 77 (столбцы) м»ирует, положительный фронт 65 призна 4, присоедийены к входам (строкам) блока, ка, идентифицирующего выдаваемую инфор- .78, выходы (столбцы) которого в свою

wejimo, и закрывает выходные вентили в очередь объединенЫ c ..входаМи грутпМ про соответствующем блоке обмена. Фронт 65 граммируемых" элементов HE 79. Группа юрмирует фронт 66 во внешйеМ приемни программируемых элементов HE 79 либо ке информации, что и определяет оконча- транслирует логический уровень соотве1

45 ние обмена по выдаче информации. ствующего выхода матрицы 78 либо ин»

На фиг. 3 представлен пример постро» вертируев этот погичежий уровень. Вы-. ения процессорного блока из четырех уст- ходные усилители.80 считывания представ ройств 67-70, выполнения операций. Од ляют собой набор мощных выходных уси

;ноименные выводы 36 и 37 всех устройств .,, лйтельных каскадов, имеющих раздельные

50, выполнения операций объединены. Вывод информационные входы, объединенные че

43 у» ст»аяайливаетж в" оЯно«м "из "эИИ"уст- рез rpyniry программируемых элементов ройств, которое является старшим, B no- HE 79 с определенной частью выходов ложение, отличное от положения одноимен- блока 78, и общие стробирующий и мас»

)дОВ B друГИХ yCTpOjliCTBGX т,ei 5 KBpy nlllii ВХОДЫ CTpO68pylO&BO BXOg Обьэ» объединен дпя примера с земляной шиной. дийен через выход 83 устройства с одним

Выводы 24 и 25 каждого устройства объе- из выходов блока 82 задания рабочего ,динены с выводами 26 и 27 соседнего цикла, Выходы усилителей 80 считывания устройства, образуя кольцевую сэязь всех объединены с выводами 84 устройства и

13 14 позволяют выполнять логическую функцию но вход узла 76 обьединен с выходом слу"Проводное И". Вторая часть выходов бло- -:жебного разряда 85, являющимся призна ка 78 .через группу элементов 79 обье- ком необходимости приема информации в динена с информационными входами регист- регистр 72. Блок 82 задания рабочего ра 81 обратной связи. Третья часть вы, 5 цикла подключен через вывод 97 к источ ходов блока 78 представляет собой четы- нику внешнего сигнала запуска устройстре служебных разряда 85-88 кода микроко ва микропрограммного управления. Один манды, два из которых (85 и 86) являются из выходов блока 82 объединен со crpo признаками, определяющими необходимость .бирующим входом 98 блока 77, и с входом приема информации соответственно в ре- о дополнительного (фиктивного) элемента гистры 71 и 72 перед выборкой кода сле- в этом блоке. Выход этого элемента чедующей микрокоманды, а следующие два рез инвертор объединен со стробирующим

; разряда 87 и 88 являются признаками,входом 99 и входом дополнительного (фик маски . Выход разряда 87 обьединей с . тивного)элемента блока78.Выход sroro маскирующим входом усилителей 80 счи 5 второго элемента подключен ко входу бло5ьтвании. . - -:... ка 82.

Регистр 81 обратной связи, кроме вхо- . Яополнительные элемент не выполняда синхронизации по приему, обьединенно- ют логических фуйкцнй и предназначены .го с одним as выходов блока 82, имеет для моделирования пере»ходттьтх процессов„ вход, маскирующий прием информации оц. 2О происходящих в блоках. Один иэ входов него. Этот вход соединен с выходом my- блока 82 через вывод 100 устройства жебного разряда 88, :;; подключен к источнику внешнего сигнала, Каждый из узлов 75 и 76 автономно разрешающего считывание информации из го управлений приемом информации в ре- устройства. Это позволяет последователь гистр объединен с четырьмя выводатти. со но (каскадно) соединять устройства мик-

25 ответственно 89-92 и 93-96 устройства. - .ропрограммного управления для увеличения

Выводы 89 и 93 подключены к нсточни : глубнньтмикроподпрограммифункцноналЬиой кам внешних сигналов, устанавливающих мощности блока микропрограммного управна выводах 73 и 74 извне признаки йеоб-:ленин. ходимости приема информации в управля- Ка фиг. 5 представлена временная диаэо емые ими регистры. Вывод т 90 g 94 под- тчтамма, поясняющая цикл выборки кода ключены к источникам внешних сигналов, микрокомщцз,т в устройстве микропрограмидентифицируюаих наличие информации на много управления. выводах 73 и 74. Выводы 91 и 95 под= .. майкл выборки Ьключает в себя этап ключеньт к внутренним ..источникам в yç- приема информации во входные регист ьт;

35 . . B8x 75 и 76, формйрующих ответные сиг,g регенерации блоков 77 и 78, этап счн палы о6 окончании приема информации, На . тьтвания информации иэ блоков и этап вывьтводах 92 и 96 устанавливаются узла- - .дачи сформированного кода микрокоманды. ми 75 и 76 потенциальные уровни, раэ - Регенерация блоков необходима при дина ао решающие прием сигналов по выводам 90;мическом хранении информации в них (наи 94. Выводы 92 и 96 при объедйненйи... пример, в матрицах; реализованных по техс одноименными выводами других устройств . нологии КМОП схем, информация храни..»микропрогяаммноГо управления выполня-, си во время считыв»ания íà:: внутренних патот логическую функцию ПрОводное И и раз итньтх емкОстях )» предназначены для одновременного приема " Этап приема и регенерации начинается сигналов по выводам 90 и 94 и, соотве»т с поступления на вывод 97 отрицательноственно, идентифицируемой ими йнформа - го фронта 101 сигнала. Фронт 101 фор» ции в несколько параллельно обьединенных мирует в блоке 82 отрицательный фронт устройств., . " 102 синхросигнада выдачи на выходе 83, 50

Каждый иэ узлов 75 и 76 формирует " передний фронт 103 синхросигнала приема синхросигнал приема информации,который в регистр 71 в узле 75, передний фронт поступает на вход синхронизации по при- 104 синхросигнала "приема "в регистр 72 ему управляемого этим узлом регистра и в узле 76 и передний фронт 105 синхро- на один иэ входов блока 82. Кроме того, сигнала, ностуцающего на стробирующкй

55 вход узла 75 обьединен с выходом слу-: вход блока 7 . Фронт 103 устанавливает жебного разряда 86 кода микрокоманды, в узле 75 логический уровень, разрешаюявляющимся признаком необходимости при- птий прием отрицательного фронта 106 при» ема информации в регистр 71. Аналогич знака, поступающего на вывод 90„и ин674025

15 16

1 формации, поступаюшей на входы регистр запись части выходного кода в регистр ра71.Аналогично фронт 104в узле 76 раэ-, обратной связи при отсутствии признака решает прием отрицательного фронта 107 маски" в разряде 88, установка признапризнака, поступающего на вывод 94. Раэ- ков необходимости приема информации в решаюшие логические уровни на выводах 5 узлах 75 и 76. При наличии признака

92 и 95 устанавливаются при выполнении маски в разряде 87 на выводы. 84 вы- условия окончания предыдущего обмена дается код "1, 1; ..., 1". При поступле по приему в соответствующие регистры. " ::"нии отрицательного фронта 101 на вывод

Через npenetteatioe время, отсчитываемое 97 начинается новый цикл выборки следу в узле 75 автономного приема or поступ to ющего кода микрокоманды. ления фронта 106, формируются задний,, Для увеличения разрядности выходного фронт 108 синхросигнала приема в регистр кода микрокомминды необходимо объединить

71 и отрицательный фронт 109 ответного . одноименные выводы 73, 74, 83, 89сигнала об окончании приема, поступав- : 97 и 100 нескольких устройств. При этом шего на вывод 91. Фронт 109 вызывает 15 разрядность выходного кода увеличиваег. во внешнем источнике информации положи- . . ся вдвое, втрое и т.д. в зависимости or тельный @oar 110 сигнала на "выводе-.:.:: числа параллельно соединенных устройств

90, котор1й в свою очередь фдрмйрует .;, . в блоке. Объединение выводов 83, выпол в узле 75 положительный фронт 111 or " няюших" логическую функцию Проводное ветного. сигнала. Аналогйчно в узле 76 . 0 И".,позволяет синхронизировать одновре формируются задний фронт 112 синхрбсиг - . менность ж1дачи выходного «ода as всех нала приеме в регистр 72 и отрицатель. ."устройств вне зависимости от временнцх ный фронт 113 ответного сигнал на Ьы- : . -переходных характеристик в каждом из воде 95; выжваюшвго йоложительный :: них. Для увеличения объема мйкрюпод:фронт 114 на выводе 94, который i свою .5 йр6грамм можно ййедложить несколько очередь форМирует положительный фронт ".:. : " способов построения блоков микропрограм115 на "выводе 95. Фронт 105 произвьдит много управЪейия. регенерацию блока 77 через время, опрэ-: При одном способе построения необхо деляемое временной задержкой на регене- ". димо соединить параллельно несколько ycr рацию дополнительйого элемента блока 77, poCcri:микройрограммно1о управления, 30 который формирует фронт .116. Фронт 116..: « бъединив одноименнйе выводы 73, 74, производит. регенерацию блока 78 через, 83, 89-95, 97, 100 и 84. При этом сувреМя, определяемоевременнойзадержкойна пествуют два способа распределения мик- регенерациюдополиителЬногоэлементаблокй:: ройрограмм для множества входных кодов.

78,которыйфЬрмируетфронт117-йризиак В одном способе это множество раэделя 35 окончания регенерации блоков. При сов- ется на отдельные "подмножества, микройайении условий окончания приема инфор- . "программы котрых упйковываются размации в регистры и окончания ре*генера- .: дельно по устройствам, т.е. на поступлений ции в блоках и блоке 82 формируетса :- определенного входного кода orgiiazaегоa

40 фронт 118, выайваюший при наличий раэ-, только одно умройство, а в остальных решающебо логического .уровня на "выводе, устройствах йа этот код вырабатываются

100 считывание информации из блока 77, цризнаки маски в разрядах 87 и 88.Во программируемых адресов. Через время, втором способе на пос уйление входного определяемое временем считывания в до" . кода откликаются йесколько устройств м полнительном элементе блока 77, возника- формируюших совместно код микрокоман» ет фронт 119, вызывающий считывание ды на объединенйых выводах 84, выпол. информации в блоке. 78. Через время, оп - някицих логическую функцию Проводное, ределяемое временем считывания в допол" И при выдаче. Целесообразно использонительном элементе блока 78, вознйкает - вать,оба эти способа при распределении

50 фронт 120, который является признаком микропрограмм. готовности устройства к вйдаче микроко- Максимальная глубина микроподпрограмманды. При совпадении этого условия с мы a одйом устройстве микропрограммно» наличием уровня логической «1» на Ыво" . го управления ограничивается разрядностью дв 97 возникает передний фронт 121 син регистра обратной связи.

55 хросигнала выдачи на выводе 88.В re+e- На фиг. 6 представлен пример нарвал ние синхросигнала выдачй происходит. вы- лельно-последовательного построения бло дача кода микрокоманды через выходные ка микропрограммного управления на трех усилители 80 считывания на выводы 84, устройствах 122-124. Выводы 73 и 89674025

17 18

92 устройства 122: объединены с входной По информационной магистрали в блок магистралью, по которой поступает в блок микропрограммного управления поступает командная информация с признаком, идеи, командная информация, декодируемая в тифицирующим ее наличие во времени.Объе этом блоке в последовательность микрокодиненные выводы 74, 93, 94 и 96 уст- 5 манд, и принимается и выдается числовая ройств 122-124 объединенъ1 с входной информация, обрабатываемая в процессормагистралью, по которой поступает в блок ном блоке. Выборка микрокоманды в блоке информация для . внутренних условных riepe микропрограммного управления совмещает» ходов. Объединенные выводы 84 устройств, ся во времени с выполнением предыдущей

123 и 124 подключены к выходной мик о, микрокоманды в процессорном блоке. Код рокомайдной магистрали. На выводы 97,; прерывания поступает на входы блока мик объединенйые в устройствах 123 и 124,, . ропрограммного управления и принимается . поступает внешний сигнал (например, иэ ;одновременно с командной информацией. процессорного блока), инициирующий цикл Введение блоков формирования рабоче- . выборки микрокоманды. На вывод 100 в 5 го цикла и узлов автономного управления устройствах 123 и 124 подается логи- обменом позволяет при построении вычиоческий уровень, разрешающий считывание лительных систем снизить аппаратурные

:информации. Выводы 84 в устройствах, затраты на 10%, Эти затраты связаны с

123 и 124 объедйнены для синхронйза . йостроением блоков синхронизации и уэции одновременной выдачи кода микроко 2О .лов организации обмена. мащм. Один из выводов 84, выводы 97 . . Так как ipe выполнения арифметии 100 устройства 122 подключены соот- ; ческих операций в устройстве выполнения, ветственно к выводам 90 92 устройств: операций зависит от кодов операндов, а

123и124.Остальные выводы 84 устрой-: ; также только bT собственных задержек, 25: ства 122 подключены к выводам 73 усл . то среднее время выполнения операций для ройств 123. и 124. — - - ..:" .: процессорного блока разрядностью 16-32

Код команды, поступившей на выводы уменьшается йа,15 25%, соответственно, . 73 устройства 122,:разворачивается в: : по сравнению с иэвестййми микропроцео. последовательность кодов, возйикаюаих на .: сорными вычислительными системами.

ЗО выводах 84 этого устройства. Каж»жй» из Гибкая организация управления и синэтйх кодов поступает в устройства 123:: хрониэации в устройстве микропрограммнои -124 разворачивается в последователь" : го управления позволяет строить паралйость микрокоманд на объединенных вы- . .,лельные :последовательные и параллельно водах 84 этих устройств.. " *:последовательные блоки микропрограммно . 35

На фиг. 7 представлен пример постно- го управления с различными сйособами увеения микропроцессорной вычислительной:,.лйчения объема микропрограмм, глубины . систвьй4, состоящей из одного процессор : ""мнкроподлрограмм, . разрядности микроконого блсжа 125 и блока 126 микропрог: манд; что особенно важно для систем кораммного управления. Процессорный блок... 4 манд яэьпсового .уровня. . цо микрокомандной магистрали (выводы

21 и 35) объединен с блоком микропрог» раммного управлений (выводы 84)„йрв- " Ф о р м у л а. и з о б р е т е н и я чвм объедйненные выводы 37 интеграль» ных процессорных устройств в процессор- : Микропроцессорная вычислительная си

45 . ном блоке подключены к выводу 97 интег ствма, содержащая однотипные устройства ральных устройств в блоке микропрограм» выполнения ойераций и однотипные устроймного управления. Магистраль состояний ства микропрограммного управления, при(выводы 28, 33 и 34) процессорного бло, чем каждое однотипное устройство выпол» ка обьвдинена с входной магистралью со- нения операций содержит арифметическостояний (выводы 74, 94 и 96) блока мик- логический блок, сдвигатель, регистр реропрограммного управления. Йве другие зультата, регистр состояний, регистр микмагистрали процессорного блока подключе- рокоманд, дешифратор микроопераций, блоны к адресной и информационной магистра ки обмена информацией, подключенные к лям блоков ЗУ н блоков; УВВ. Входная двунаправленным информационным шинам, командная магистраль (выводы 73, 90 и и блок регистров общего назначения, вьг-

91) блока микропрограммного управления ход арифметическо- логического блока чеобъединена с информационной магистралью реэ буферный регистр соединен о входом (выводы 23, 31 и 32). сдвигателя, вход регистра микрокомаид

19

674025 подключен к управляющей шине, а выход- первого и второго блоков обмена информак входу дешифратора микроопераций, каж- цией, выход регистра результата, первый дое однотипное устройство микропрограм- выход блока регистров общего назначения, много управления содержит последователь- первый вход арифметическологического но соединенные блок программируемых блока и первый выход регистра состояний адресов и блок памяти микрокоманд,груп- соединены со второй информационной шипы программируемых элементов НЕ, ре- ной устройства, вход третьего блока обгистр обратной связи, парафазные выходы мена информацией подключен к второму которого подключены к первой группе вхо- выходу регистра состояний, второй вход дов блока программируемых адресов, à 10 которого соединен со вторым выходом информационный вход через первую группу сдвигателя, соединенного двусторонними программируемых элементов HE соединен связями с узлом расширения разрядности, с первым выходом блока памяти микроко- который связан управляющими входами и манд, второй выход которого через после- выходами с соответствующими входами и довательно соединенные вторую группу . 15 выходами устройства, выхбдами дешифрапрограммируемых элементов НЕ и усили- тора микроопераций и блока формирования тели считывания подключен к выходу уст- рабочего цикла, выход регистра микрокоройства, о т л. и ч а ю ш а s-с я тем, манд и второй выход блока регистров об ч о, с целью. гговйшения производительноо- щего назначения соединены со вторым вхоти, гибкости перестройки и расширения m дом арифметическо-логИческого блока,.уп функциональных возможностей,"в "каждое равляющие входы . регистра микрокоманд устройство выполненйя операций системы соединены с соответствуюшими выходами введены узел расширения разрядности,уз- блока формирования рабочего цикла, управлы автономного управления обменом и юйошие входы регистра состояний, узла блок формирования рабочего цикла, вход >5 расширения разрядности, блока регистров

" -aattyexi которого соединен с управлявшим общего назначения и регистра результата входом устройства, входы и вйходы сое- соединены с соответствующими выходами

". динены соответственно с входами и выхо дешифратора микроопераций и блока фордами устройства и с одноименнйми вхо- мирования рабочего цикла, выход которого дами и выходами других устройств выпол ЗО соединен с управляющим входом буфернонения ойераций,:первый управляющий вход го регистра, управляющий вход арифметиподключен к соответствующему выходу . ческо-логического блока соединен с coor арйфметическо логического блока, два вьг- ветствуюшим выходом дешифратора микро хода которого через узел расширения раз операций, à в каждое устройство микрорядности и два входа подключены к соот- В программного. управления введены коммуветствуюшим выходам устройства и к со- татор, регистры, информационные входы ответстеующим выходам друг их устройств которых соединены с соответствующими выполнения операций, узлы автономного входами устройства, а парафазные выходы управления обменом-соединены с соответ-. подключены ко второй группе входов блока ствуюшими входами и вйходами устройся о программируемых адресов, блок задания ва и с соответствующими входами и вы-, рабочего цикла, управляющий вход котороходами других устройств выполнения опе- ro соединен с управляющим входом устрой ацйй, с управлявшими входами и выхода- etsi, узлы автономного управления прими системы, выход каждого узла. автоном емом информации, первый выход каждого

- =нож управления обменом подключен к уп > из которых соединен с управлявшим вхоразляюшежу входу cooTBeтствующего бло дом соответствующего регистра и с соотка обмена информацией, управляющие вхо»; ветствующим входом блока задания рабо- ды соединеньг с соответствующими выхо- чего цикла, выходы которого соединены дами дешифратора микроопераций и выхо- . соответственно с управляющими входами дами блока формирования рабочего цикла, 5О усилителей считывания, регистра обратной второй управляющий жод которого соеди" связи и блока программируемых адресов, нен с соответствующим выходом дешифра: третий и четвертый выходы блока памяти тора Мккроопераций, выходы блоков обме- микрокомаггд через коммутатор соединены на информацией, входы блока регистров соответственно с управляющими входами общего назначения и регистра результата, 5 усилителей считывания и регистра обратпервый выход сдвигателя и первый вход ной связи, с первыми входами узлов авторегистра coегоwal соединены с первой номного управления приемом информации, информационной шиной устройства, входы вторые и третьи входы и выходы каждого

22 М из которых соединены соответственно с команд соединен с соответствующим вховходами и выходами устройства и с coor дом блока задания рабочего цикла. ветствуюшими входами и выходами других Источники информации, принятые во устройств микропрограммноМ упрйвления, внимание йрй экспертизе вторые вход и выход каждого узла ав-, 1."Электроника, пер. с англ., изд. тономного управления приемом информа Мир", № 18, 1974. ции подключены к соответствующим шинам 2. Патент США ¹ 3878514, управления передачей информации, а тре- кл. 340-172.5, 08.04.75. тий вход - к управляющему входу "систе- 3. Электроника", пер. с англ., изд. ьы, четвертый выход блока памяти микро- to Яир», № 12, 1973, с. 44-54.

674025

Фаз./ . Составитель А. Жерехов

Редактор А. Пейсоченко Техреду. Чу3йнк Корректор М. Пожо

Заказ 4080/46 Тираж 779 Подписное

OHHNIH Грсударственного «омитета. СССР по делам изобретений и открытий

113035, Москва, Ж-ЗЗ, Раушскан наб., д» 4/3

Филиал ППП "Патент", r. Ужгород, ул. IIpoeaisas, 4 ,