Комплементарный логический элемент и/и-не

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 220477 (21) 2477873/18-21

Сфюз Сввепмих

С4щнвянстиФВсинх

Раснубпии

"641654 (Ы) N. Кл.

H 03 К 19/02 с присоединением заявки №

Государственный комитет

СССР

Во делам изобретений и открытий, (23) Приоритет (53) УДК 682. 382.8

{088.8) Опубликовано 050179.Бюллетень № 1

Дата опубликования описания 050179 (72) Автор изобретения

А.Н. Бубенников

Московский физико-технический институт, (71) Заявитель

{54) кОмплементАРныИ лОГИческий элемент

И/И-НЕ

Данное изобретение относится к устройствам импульсной и цифровой техники, в частности, к логическим элементам ЭВМ.

Известен логический элемент {ЛЭ) с параллельно включенными входными эмиттерными повторителями, соединенными эмиттерами с базой входного транзистора переключателя тока, с опорным смещением, относящийся к эмиттерно-эмиттерной связанной логике (11 .

К недостаткам данного элемента следует отнести повышенное напряжение 8 питания вследствие последовательного включения как минимум двух прямосмещенных р - и переходов между шинами питания и общей, а также значительное потребление мощности при стандартных уровнях логических сигналов, что.препятствует воплощению данных логического элемента в виде больших интегральных схем {БИС).

Наиболее близок к предлагаемому логический элемент И/И-НЕ, содержащий параллельно включенные входные эмиттерные повторители и выходной переключатель тока íà h - р - n транзисторах 12) .

К недостатку данного устройства относится значительное потребление мощности.

С целью снижения напряжения питания и потребляемой мощности в комплементарный логический элемент

И/И-НЕ, содержащий параллельно включенные входные эмиттерные повторители на и — p - -и транзисторах и выходной переключатель тока на n - p- n транзисторах, введен эмиттерный повторитель на P - -и - -p транзисторе, вход которого соединен с выходом входных эмиттерных повторителей, а выход — co входом выходного переключателя тока.

На чертеже приведена схема комплементарного логического элемента.

На входе логического элемента стоят М параллельно включенных входных эмиттерных повторителей <„ - f с нагрузочным эмиттерным резистором

2, которые используются для ввода информации, соединенные с переключателем тока на и -р- п транзисторах 3, 4 с коллекторными резисторами 5, б через p-n-p эмиттерный повторитель 7 ,с нагрузочным эмиттерным резистором

8. Комплементарный логический элемент

641654

Г)0

)имеет неинвертирующие выходы 9 и 10 и инвертирувяций выход 11.

Для повышения быстродействия транзисторы повторителей (, - („„ и 7 работают в активном режиме при невысоких логических перепадах.

В некоторых специфических режимах возможно использование этих транзисторов в режиме работы с заходом в область отсечки. Режим ЛЭ по постоянному току может быть выбран из условия оптимального распределения полной мощности между повторителями и перек- 10 лючателем тока из расчета минимального времени задержки и заданной мощности потребления логического элемента.

Для анализа работы ЛЭ используется отрицательная логика, когда за логический 0 принимается положительное напряжение, а за логическую 1 — отрицательное.

Устройство работает следующим образом. В исходном состоянии на все входы П - p — - n повторителей 11 - (м поданы сигналы логического 0 . На эмиттерах транзисторов повторителей и 7 образуется положительное напряжение. Это напряжение передается на базу транзистора 3, вследствие чего транзистор 3 открыт, а 4 — закрыт. На выходе 11 — отрицательное напряжение, или логическая 1, на выходе 10 — положительное напряже- 30 ние, или логический 0 . При подаче на все входы сигналов логической 1 на эмиттерах повторителей и 7 образуется отрицательное

1 м напряжение. Это напряжение передает- у; ся на базу входного транзистора 3 переключателя тока, вследствие чего транзистор 3 закрывается, а транзис тор 4 открывается. На выходе 11 появляется сигнал логического 0, на выходе 10 — сигнал логической 1 . В зависимости от кодов, поступающих на входы повторителей 3< - .(„ на выходе 11 переключателя тока выполняется логическая функция А, А „,.А, т.е. функция И-НЕ, а на выходе

10 со стороны опорного транзистора

4; а также выходе 9 — логическая функция A А ....А„„,т.е. функция И.

Комплементарное включение и - р-и и

p-n- p повторителей(„- l и 7 позволяет реализовать элементарн ю логическую функцию проводного И в отрицательной логике (на чертеже показано пунктиром). Данное включение при современной тенденции значительного повышения быстродействия p - -n - р транзисторной структуры при совместном интегральном исполнении И - р - n и р- n — - р транзисторов больших интегральных схем (например, р-п-р транзистор латеральной конструкции по технологии, обеспечивающий граничные частоты гигагерцевого диапазона) позволяет максимально испольэовать быстродействие схем на биполярных транзисторах.

Выходные логические уровни данной логики 0О = ОВ, О„ - 0,2-0,8В совместимы с уровнями других распространенных быстродействующих ЛЭ, применяемых в БИС.

Вследствие того, что коэффициент передачи по напряжению эмиттерных повторителей К (1, в длинной цепочке ЛЭ во-первых возможно затухание

У У логического сигнала, во-вторых, за" пас помехоустойчивости логического элемента на эмиттерных повторителях невысок, необходимо испольэовать в конце такой цепочки элементов формирователи для восстановления уровней логического О и логической 1 .

В качестве такого формирователя эффективно использование переключателя тока,обеспечивающего во-первых, восстановление логических уровней и, во-вторых, получение полного набора логических функций И/И-ЧЕ для построения разнообразных цифровых вычислительных устройств.

Данный ЛЭ обладает малыми напряжением питания и потребляемой мощностью. Он может также играть роль формирователя для восстановления уровней логического О и 1, а также для полного набора логических функций в логике на эмиттерных повторителях.

Формула изобретения

Комплементарный логический элемент И/И-ЧЕ, содержащий параллельно включенные входные эмиттерные повто— рители на n -p-И транзисторах и выходной переключатель тока на транзисторах, отличающийся тем, что, с целью снижения напряжения питания и потребляемой мощности, в схему введен эмиттерный повторитель на р - n - -р транзисторе, вход которого соединен с выходом входных эмиттерных повторителей, а выход— со входом выходного переключателя тока.

Источники информации, принятые во внимание при экспертизе

1. Патент США 9 3509362, кл. 307203, 1970.

2.Е6ЕСС ои1Сз, 1967, У 40, 9 6, р. 194.

641654

Редактор Б. Федотов

Заказ 7542/56

Составитель Ю. Фирстов

Техред Е. Гаджега Козырек р то И. Гоксич

Тираж 4059 Подписное

ЦНИИПИ Государственного комитета СССР по о делам изобретений и открытий

113035 Москва У(-35 Рараская наб. д. 4 5 я 4

Филиал ППП Патент™, г. Ужгород, ул. Проектна