Дешифратор сменно-качественных кодов

рц 493921

ОПИСАНИЕ

ИЗОЫ ЕТEНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт, свид-ву (22) Заявлено 28.02.74 (21) 2002522/26-21 с присоединением заявки № (23) Приоритет

Опубликовано 30.11.75. Бюллетень № 44

Дата опубликования описания 19.02.76 (51) М. Кл. Н 03k 19/02

Государственныр комитет

Совета Министров ИОР по делам изобретений и открытий (53) УДК 681.325 63 (088.8) (72) Автор изобретения

Ю. А. Тронь (71) Заявитель (54) ДЕШ ИФРАТОР СМЕННО-КАЧЕСТВЕН НЫХ КОДОВ

Изобретение относится к импульсной технике и может быть использовано в устройствах приема, обработки и выдачи информации, Известен дешифратор сменно-качественных кодов, содержащий входные шины управления и ступени дешифрации на тиристорах, управляющие электроды которых подсоединены к одной из входных шин управления и общей шине соответственно через конденсаторы и резисторы.

Недостатками известного дешифратора являются большая потребляемая мощность и низкая надежность работы.

Цель изобретения — уменьшение потребляемой мощности и повышение, надежности дешифрации импульсов.

Для этого в каждой ступени дешифрации дополнительно установлены тиристор, элемент «ИЛИ» и схемы запрета, причем катоды основного и дополнительного тиристоров подключены к входам элемента «ИЛИ» и к противоположным схемам запрета, включенным последовательно с основным и дополнительным тиристорами, управляющие входы схем запрета объединены и соединены с другой входной шиной управления, а управляющий электрод дополнительного тиристора подключен к управляющему электроду основного тиристора.

На чертеже изображена блок-схема одной из ступеней дешифрации для трех входов управления и кратности резервирования, равной двум.

5 Дешифратор состоит из входов 1, 2, 3 управления, тиристоров 4, 5, схем 6, 7 запрета, конденсатора 8, резистора 9 и элемента

«ИЛИ» 10.

Дешифратор работает следующим образом.

1р При подаче на входы управления последоВЯТЕЛЬНОСТИ ИМПУЛЬСОВ, HBIIpHMep, UazI, Увы, /Вх3 после подачи импульса Увхя на второй вход, происходит заряд конденсатора 8, вследствие чего в этой цепи возникает корот15 кий импульс тока, открывающий оба тиристора4и5.

Сигнал на один из тиристоров поступает через схему запрета, управляемую другим тиристором, и наоборот. В исходном положе2р нии, коммутирующие элементы обеих схем

6 и 7 запрета находятся в положении, когда сигнал с входа 1 дешифратора в виде прямоугольного импульса напряжения поступает к обоим тиристорам. Пусть в начальный мо25 мент сопротивление коммутирующей цепи схемы 7 запрета оказалось меньше, чем сопротивление коммутирующей цепи схемы 6 запрета. Это означает, что при равных параметрах всех характеристик тиристоров 4 и 5

30 тиристор 5 откроется раньше, чем тиристор

493921

4. При своем открытии тиристор 5 управляет схемой 6 запрета, исключающей отпирание тиристора 4, и формирует на выходе импульс напряжения.

После окончания на входе 1 импульса напряжения, поданного на дешифратор, схема возвращается в исходное положение, соответствующее замкнутому состоянию коммутирующей цепи. Однако при возврате схемы 6 запрета в первоначальное состояние сопротивление ее коммутирующей цепи не будет равным первоначальному, а будет отличаться от него в большую или в меньшую сторону. Это происходит вследствие естественного разброса параметров коммутирующих цепей при их

«размыкании» и «замыкании». Если при замыкании цепи схемы 7 запрета ее сопротивление уменьшается, то при поступлении следующего импульса опять срабатывает тиристор 5. Если ее сопротивление возрастает, то сработает тиристор 4. В последнем случае тиристор 4 откроется, приведет в действие схему 7 запрета и сформирует на своем выходе импульс. Так как при возвращении в свое первоначальное положение схемы 6 и 7 запрета случайно меняют свои проводимости, тиристоры 4 и 5 также случайно реагируют на входные импульсы, формируя на своих выходах бинарную последовательность случайных импульсов. Эти импульсы, суммируясь в элементе «ИЛИ» 10, дешифрируют однозначно каждую пару входных импульсов U„,, и 7вх2

Все ступени дешифрации работают аналогично. Так как на каждую входную комбинацию включается только один тиристор из каждой ступени, общая мощность, потребля5

35 емая дешифратором, не зависит от кратности резервирования, и долговечность ступени в идеальном случае равенства параметров тиристоров увеличивается в два раза.

В случае возникновения пробоя одного из тиристоров в каждой резервированной ступени отказа ступени не происходит, так как наличие в цепях тиристоров схем запрета, обладающих большим сопротивлением в запертом состоянии, исключает возникновение перегрузок по току, что повышает надежность устройства, Описываемое устройство может быть реализовано при любой кратности резервирования тиристоров, Предмет изобретения

Дешифратор сменно-качественных кодов, содержащий входные шины управления и ступени дешифрации на тир исторах, управляющие электроды которых подсоединены к одной из входных шин управления и общей шине соответственно через конденсаторы и резисторы, отличающийся тем, что, с целью уменьшения потребляемой мощности и повышения надежности работы, в каждой ступени дешифрации дополнительно установлены тиристор, элемент «ИЛИ» и схемы запрета, причем катоды основного и дополнительного тиристоров подключены к входам элемента «ИЛИ» и к противоположным схемам запрета, включенным последовательно с основным и дополнительным тиристорами, управляющие входы схем запрета объединены и соединены с другой входной шиной управления, а управляющий электрод дополнительного тиристора подключен к управляющему электроду основного тиристора,