Устройство преобразования двоичного кода в десятичный
Союз Советских
Социалистических
Республик
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 6330!3 (61) Дополнительное к авт. свил-ву(22) Заявлено 21.05.76 (21) 236 2798/18-24 с присоединением заявки №(23) Приоритет(43) Опубликовано15.11.78.Бюллетень № 42
У 06 V 5/02
Государственный комитет
Совета Министров СССР оо делам иэобретений и открытий (53) УЛК681,325 (088.8 ) (45) Дата опубликования описания 20.11.78. (72) Автор изобретения
В. Л. Кабанов (71) Заявитель (54) CTPOACTBO ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДА
B ДЕСЯГИЧН1 Й
Изобретение может быть использовано в устройствах автоматики н вычислительной техники для преобразования целых двоичных чисел в десятичные.
Известны устройства 11) преобразования целых двоичных чисел в десятичные, нспользуюшие комбинационные схемы, осушествляюшие сложение весов двоичных разрядов преобразуемого числа в двончнодесятичной системе счнспення.
Наиболее близкое техническое решение 10 к предложенному (2) содержит те ступеней преобразования и и дешнфраторов.
Однако, в связи с тем, что каждый
-ный разряд двоичного числа в своем двончно-десятичном эквиваленте пред- тв ставпяется числом с разрядностью
4(Гэ 6 ) 2 + 1), н сам процесс двончно-десятичного суммирования требует наличия схем определения десятичного переноса, то для реализации преобразовате- зв пей двоичных чисел бопьи;ой разрядности приходится использовать большое копнчество логических элементов.
Целью изобретения является упрошение устройства.
Указанная цель достигается тем, что каждая ступень преобразования содержнт первый (тт+1)-разрядный я второй (h-3)
-разрядный вычнтатепи, причем первая входная шине соединена со входом умень шаемого нулевого разряда второго вычнтателя н со входом вычнтаемого нулево» го разряда первого вычнтатепя первой ступени, вторая входная шина - со входом уменьшаемого первого разряда второго вычнтателя н со входом вычнтаемого первого разряда первого вычнтателя первой втупени, с третьей по(И-1) входные шнны соедннены соответственно со входамн уменьшаемого с нулевого по (тт -4) разрядов первого вычнтатепя первой ступени,входы разрядовс(Л -3) по и уменьшаемого первого вычнтателя соединены с шиной установ
KR нупя, входы разрядов со второго по и вычитаемого первого вы читателя соединены соответственно с выходами с нулевого по (тт -2) разрядов первого вычитателя, вхо633О
3 ды уменьшаемого со второго по (й-4) разрядов первого вычитателя соединены соответственно с выходами с нулевого по (n-6)разрядов trepaoro вычитателя, выход каждого разряда, кратного 4к, начиная с (tl-3) по ll первого вычитателя соединен со входами разрядов, кратных
4к второго вычитателя, выход разряда, кратного (4к+1) первого вычитателя -,со входами разрядов, кратных (4к+1) второ- ?в го вычитателя, выходы разрядов (4к+2) и (4к+3) первого вычитателя соединены соответственно со входами .разрядов (4к+2) и (4к+3) второго вычитателя, нулевой вход и выходы четырех старших разрядов периого иычитателя соединены со входами дешифратора, первый выход дешифратора соединен со входом заема нулевого разряда второго вычитателя, иторой, третий, четвертый и пятый вы- © ходы дешифратора соответствуют выходам десятичного разряда данной ступени преобразователя, выходы второго иычитателя соединены со входами уменьшаемого первого вычитателя последуюшей ступени, выходы последней из которых являются выходами старшего десятичного разряда преобразования, На чертеже представлена функциональная схема одной ступени преобразования, ® содержашая: первый (??+1)-pàçðÿäíûé вычитатель 1(В1),, второй (f?-3)-разрядный вычитатель 2(В2), дешифратор 3(.ПШ).
На чертеже приняты обозначения;
В; -одноразрядный- вычитатель, 35 д. -GooTBeTc Tsyto???He разряды делимого
1 и частного, ф,. -разряды корректируюшего кода, С; -разряды двоично-десятичного кода ос° татка.45
Преобразование осуществляется последовательным делением на десять: на пер.вой ступени - исходного числа, на следувшей - полученного частотного и т.д. до получения и виде частного значения старшего разряда десятичного числа. При етом, количество логических элементов в каждой ступени деления определяется разрядность?о образованного ранее частного, количество ступеней деления на единицу меньше разрядности десятичного числа, Определение результата. деления в каждой ступени. происходит в два этапа. На первом этапе производится вычисление двоичМ ного числа, которое ;будучи умноженным н4? пять, совпадает в своих младших разрядах со значениями разрядов с первого по (??-1) делимого, в,,во всех, более стар
13 ших разрядах, имеет нулевые значения.
Это достигается вычитанием иэ каждого разряда делимого, начиная с третьего, значения полученного на дра разряда ранее результата вычитания, при этом из третьего и четвертого разрядов делимого вычитаются соответственно первый и второй разряды делимого. Результатом вычитания будет число, имеющее вид
А А (1)(
- остаток от деления уменьшенного вдвое исходного числа на пять;
СО а
Второе слагаемое представляет собой периодическую двоичную последовательность, поэтому результат вычитания в своих старших разрядах однозначно определяет остаток и код, позволяющий скорректировать результат до получения частного.
На втором этапе вычитанием корректируюшего кода из результата вычислений первого этапа формируется двоичное число, являюшееся частным от деления исходного числа на десять.
Устройство работает следуюшим образом, На вход первой ступени подается исходное двоичное число; на одном выхбде первой ступени образуется младшая цифра десятичного эквивалента, на другом — частное От деления исходного числа на десять в двоичном представлении, которое подается на вход следуюшей ступени деления и т.д., выходы последней ступени преобразования - две старшие пифры десятичного эквивалента. Каждая ступень преобразования (деления) состоит из двух двоичных вычитателей и дешифратора. (И-3} старших разряда Tl -разрядного двоичного числа подаются в качестве уменьшаемого на (И-3) младших разряда вычитателя 1, на четыре старших разряда подаются нули, в качестве вычитаемого на нулевой разряд подается разряд с, на первый -4< исходного числа, а на каждый из пОследуюших образовавшийся на диа разряда ранее результат вычитания.
На вычитатель 2 в качестве уменьшаемо.
ГО подается число q два младших paep5?äa которОго -cf и о) исходного числа,а Остальные (tl-5} разрядов-(??-5) младших разряда разности вычнтателя 1, Вычитаемое 2 фОрмируется нз чети?рех старших разрядов разности Q тек, Что paap??n, номер которого
5 6330 в вычитателе 1 кратен четырем, вычитается
1 I из разрядов вычитателя 2, кратных четырем, разряд с номером(4к+1) изразрядов с номерами вида (4к+1), разряд (4к+2) — из разрядов вида (4к+2), разряд (4к+3) - изб разрядов вида (4к+3). Те же четыре старших разряда вычитателя 1 подаются на дешифратор 3, где схемой ИЛИ выявляег ся ненулевой код в этих разрядах и подается в качестве заема на нулевой раэрад вычитателя 2, а дешифрацией этих разрядов и нулевого разряда исходного числа на выходе образуется остаток от деления исходного числа иа десять, Построение вычитателя 1 (В1) обеспечивает получение разности, каждый разряд которой определен системой:
13 б читанием из разрядов разности вычитателя 1 значений разрядов кода Ь О (р
3 У ьо образованного из старших разрядов разности с вычитателя 1 в соответствии с таблицей, производит коррекцию результата первого вычитания до получения частного от деления исходного числа на десять в соответствии с (1). На последующих ступенях преобразования осуществляется последовательное деление часгных на десять до получения на выходах дешифраторов полного десятичного эквивалента ис,— ходного двоичного числа. Предложенное устройство позволяет для преобразования чисел большой разрядности, при сохранении быстродействия, вдвое уменьшить количество логических элементов.
Формула изобретения
В четырех старших разрядах разности обр уется код, характеризующий второе слагаемое в (2). Величина остатка К
)т деления числа на пять связана с кодом в четырех старших разрядах вычитателя
1(В1) в соответствии с таблицей.
О
2
О
Приведенные преобразования осутествлаются дешифратором 3. Вычитатель 2, выЗначение десятичной цифры равно
2%+ а, . В случае представления десятич- Е, ной цифры кодом 8, 4, 2, 1 связь разряДОВ ДЕСЯГИЧНОЙ ЦнфРЫ С С р С ° С С кодом ц,, Ъ, Ъ, . выражается фор мулами:
Р о 1 Я "2- о 3" А 3- ОН
Устройство преобразования двоичного кода в десятичный, содержащее Vl ступеней нреобразоваиия и И дешифраторов, о тл и ч а ю ш е е с я тем, что, с целью упрощения устройства, каждая ступень преобразования содержит первый (El +1)-разрядный и второй (Д -3)-разрядный вычитатели, причем первая входная шина соединена со входом уменьшаемого нулевого разряда второго вычитателя и со входом вычитаемого нулевого разряда первого вычитателя первой ступени, вторая входная шина — со входом уменьшаемого первого разряде второго вычитателя и со входом вычитаемого первого разряда первого вычитателя первой ступени, с третьей по (h -1) входные шины соединены соответственно со входами умеиьшае» мого с нулевого по (й4) разрядов первого вычитателя первой ступени, входы разрядов с (h -3) по 8 уменьшаемого первого вычитателя соединены с шиной установки нуля, входы разрядов со второго
ro 0 вычитаемого первого вычитателя соединены соответственно с выходами с нулевого по (Fl-2) разрядов первого вычнтателя, входы умеиьшаемого со второго по (и -4) разрядов первого иьчитателя соединены соответственно с выходами с нулевого по (n -6) разрядов первого вычитателя, выход каждого разряда, кратного
4к, начиная с (il -3) по 0 первого вычитателя, соединен со входами разрядов, кратных 4к второго вычитателя, выход разряда, кратного (4к+1) первого вычитателя - со входами разрядов, кратных (4к+1) второго вычитателя, выходы разрядов (4к+2) и (4к+3) первого вычита
Ъ
БНИИПИ Заказ 6555/38 Тираж 784 Подписное
Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 теля соединены соответственно со входа ми разрядов (4к+2) и (4z+3) второго вычитателя, нулевой вход и выходы четырех старших разрядов первого вычитателя соединены со входами дешифратора, У первый выход дешифратора соединен со входом заема нулевого разряда второго вычитателя, второй, третий, четвертый и пятый выходы дешифратора соответствуют выходам десятичного разряда дан- ®й ной ступени преобразования, выходы второго вычитателя соединены со входами уменьшаемого первого вычитателя последующей ступени, выходы последней из которых являются выходами старшего десятичного разряда преобразования. с .Источники информации, принятые во внимание при экспертизе:
1, Авторское свидетельство СССР № 296102, кл, Cj 06 Р 5/02, 1969.
2. Авторское свидетельство СССР
М 195713> кл. Cj 06 F 5/02, 1963,
