Устройство для преобразования последовательного двоичного кода в десятичный

ОП ИСАН ИЙ

ИЗОБРЕТЕНИЯ пщ-62 2076

Союз Советских.Социалистических

Республик

К АВТОРСКРМУ СВИДЕТЬ,ПЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 10.01.77 (21) 2443015/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.08.78. Бюллетень № 32 (45) JJ,àòà опубликования описания 08.08,78 (51) М. КЛ.2

G 06F 5/02

Государственный комитет

Совета Министров СССР (53) УДК 681.325 (088.8) ло делам изобретений и открытии (72) Авторы изобретения

Н. А. Подколзина и А. 3. Подколзин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ПОСЛЕДОВАТЕЛЬНОГО ДВОИЧНОГО КОДА

В ДЕСЯТИЧНЫЙ

Изобретение относится к области вычислительной техники и может быть использовано в цифровых системах автоматического управления.

Известно быстродействующее устройство для преобразования двоичного кода в десятичный, содержащее дискриминаторы, шифратор и сумматор комбинационного типа (11. Недостатком этого устройства являются значительные аппаратурные затраты.

Наиболее близким к изобретению является устройство для преобразования последовательного двоичного кода в десятичный ,(21, содержащее сдвигающий регистр, регистр коррекции, сумматор, переключающие и управляющие схемы. Устройство обладает достаточным быстродействием, однако оно сложно и также требует при реализации больших аппаратурных затрат.

Поставленная цель достигается тем, что устройство содержит генератор одиночных последовательностей импульсов, блок шифраторов кода 22221, двоично-десятичный накапливающий счетчик и дешифратор, причем первый выход коммутатора через генератор одиночных последовательностей импульсов подключен к первой группе входов блока шифраторов кода 22221, вторая группа входов которого соединена с выходами соответствующей группы коммутатора, выходы блока шифраторов кода 22221 соединены со входами двоично-десятичного накапливающего счетчика, выходы которого соединены со входами дешифраторов, выходы которых являются выходами устройства.

На чертеже показана блок-схема предлагаемого устройства, Оно содержит коммутатор 1 с элементами ИЛИ 2, генератор 3 одиночных последо10 вательностей импульсов, блок 4 шифраторов кода 22221 с элементами ИЛИ 5 и двоично-десятичный накапливающий счетчик б с дешифратором 7.

Преобразование двоичного кода в десятичный код осуществляется в устройстве с использованием для представления двоичных разрядов двоично-десятичного кода

22221: разряд «едипиц» десятичного эквивалента представляется суммой целых весов

2, 2, 2, 2, 1; разряд «десятко⻠— суммой весов 20, 20, 20, 20, 10; разряд «сотен»вЂ” суммой весов 200, 200, 200, 200, 100; разряд

«десятых» — суммой дробных весов 0,2, 0,2, 0,2, 0,2, 0,1; разряд «сотых» — суммой весов 0,02, 0,02, 0,02, 0,02, 0,01; разряд «тысячных» — суммой весов 0,002, 0,004, 0,002, 0,002, 0,001 и т. д.

В процессе преобразования каждый двоичный разряд заменяется эквивалентным—

30 десятичным, каждый разряд которого пред622076

10 Ю 1

2п

55 ставляется с помощью названных весов, подаваемых с шифраторов кода «22221» на накапливающий двоично-десятичный счетчик.

Перед началом преобразования счетчик 7 устанавливается в нулевое состояние, все статические триггеры генератора 3 также находятся в нулевом состоянии. Преобразование двоичного числа, представляемого последовательным кодом начинается с младшего разряда. По потенциальному тактовому сигналу т на информационный вход 8 входного коммутатора 1 подается младший двоичный разряд преобразуемого кода, поступающий в случае равенства этого разряда «1» через первую ключевую схему коммутатора, открывающуюся сигналом ть на элемент ИЛИ 2 и ключевые схемы блока 4 шифраторов с весами 22221. При этом ключевые схемы этого шифратора открываются по очереди импульсами, поступающими с выходов генератора 3, который запускается сигналом с элемента ИЛИ 2. С выходов ключевых схем шифратора с весами

22221 сигналы поступают через элементы

ИЛИ 5 поочередно на соответствующие выходы дешифратора 7 (при преобразовании младшего двоичного разряда, равного «1», на соответствующий вход дешифратора 7 поступает только одна «1»).

Преобразование j-го разряда двоичного кода происходит аналогичным образом. По потенциальному тактовому сигналу т, на информационный вход 8 коммутатора 1 подается у-ый двоичный разряд. В случае равенства этого разряда «1» открывается -я ключевая схема коммутатора 1 и потенциальный сигнал с ее выхода поступает на элемент ИЛИ 2 и те шифраторы блока 4, которые соответствуют разрядам десятичного эквивалента 1-ro двоичного разряда.

Управляющие импульсы с выходов разрядных триггеров генератора 3, который запускается сигналом с элемента ИЛИ 2, поочередно открывают ключевые схемы выбранных шифраторов блока 4. При этом с выходов ключевых схем выбранных шифраторов в соответствии со значениями разрядов десятичного эквивалента 1-ro двоичного разряда поочередно на соответствующие входы дешифратора 7 через элементы ИЛИ

5 поступают сигналы с весами 22221; 20 20

20 20 10; 200 200 200 200 100 и т. д. В дешифраторе 7 происходит накопление этих весовых сигналов. При этом на выходах разрядных триггеров генератора 3 в течение действия сигнала г; вырабатывается только по одному управляющему сигналу.

Накопленный двоично-десятичный эквивалент переводимого числа преобразуется с помощью дешифраторов 7 в десятичный эквивалент, поступающий на шины 9.

Для обеспечения надежной работы устройства необходимо соблюдать следующее соотношение для выбора длительности тактирующих сигналов Т;, по которым вырабатываются управляющие сигналы генератора 3 где п — максимальное число весовых разрядов на выходе блока шифраторов, содержащееся в )-м двоичном разряде переводимого числа.

Достоинствами предлагаемого устройства являются простота преобразования двоичных целых и дробных чисел в десятичную систему счисления, что достигается введением блока шифраторов кода 22221 и двоично-десятичного накапливающего счетчика, и простота схемы управления на основе генератора одиночных последовательностей импульсов.

Формула изобретения

Устройство для преобразования последовательного двоичного кода в десятичный, содержащее коммутатор, вход которого соединен с информационным входом устройства, отличающееся тем, что, с целью упрощения устройства, оно дополнительно содержит генератор одиночных последовательностей импульсов, блок шифраторов кода 22221, двоично-десятичный накапливающий счетчик и дешифратор, причем первый выход коммутатора через генератор одиночных последовательностей импульсов подключен к первой группе входов блока шифраторов кода 22221, вторая группа входов которого соединена с выходами соответствующей группы коммутатора, выходы блока шифраторов кода 22221 соединены со входами двоично-десятичного накапливающего счетчика, выходы которого соединены со входами дешифраторов, выходы которых являются выходами устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 204027, кл. G 06F 5/02, 1968, 2. Патент Великобритании № 1189452, кл.

G 4А, 1970.

622076

Составитель Л. Подколзин

Техред А. Камышникова Корректор Н. Федорова

Редактор Н. Громов

Типография, пр. Сапунова, 2

Заказ 1507/14 Изд. № 588 Тираж 799 Подписное

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5