Устройство фазовой синхронизации

".„;,„""„"„*, О П И С А Н И Е

ИЗОБРЕТЕНИЯ (11) 62ll13

К АВТОРСКОЫУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 210377(21) 2464631/18-09 с присоединением заявки Рй— (23) Приоритет— (5!) М. Кл.

04 7/02

Государственны и ком итет

Совета Министров СССР по дедам изобретений и открытий (43) Опубликовано 250878.Бюллетень % 31 (45) Дата опубликования описания 1407.78 (53) УДК 621.394.662 (088. 8) (72) Авторы изобретений

В.Ф.Яшунин и В.Г.Тыдман (71) Заявитель

{ 54 ) УСТРОЙСТВО ФАЗОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к связи и может исполь рваться в аппаратуре систем передачу данных.

Известно устройство синхронизации по циклам в дискретном канале связи, содержащее делитель частоты, выходы ячеек которого подключены к входам формирователя синхросигналов, десаифратор маркерных групп, выход которого подключен через элементы Ч к соответствующим накопителям, формирователи стробов, через которые выходы каждой ячейки делителя подключены к вторым входам соответствующих элементов И, а также блоки выделения максимума, через которые выходы на.копителей подключены к дополнительным входам формирователя синхросигн лов(1).

Наиболее близКое, к предлагаемому изобретению устройство фаэовой синхронизации содержит последовательно соединенные местный генератор и линию задержки, выходы которой подключены к первым входам блока совпадений, к вторым входам которого под-, ключены соответствующие выходы блока памяти, а выходы блока совпадений подключены к соответствующим входам блока сборки(2 .

Однако известные устройства затрачивают значительное время на вхождение в синхронизм и не работоспособны при частоте фазирующего сигнала, в кратное число раэ меньшей частоты местного генератора.

Цель изобретения — сокращение времени вхождения в синхроннзм и обеспечение работы устройства при частоте фазирующего сигнала, меньшей частоты местного генератора в кратное число раз °

Для этого в устройство фаэовой синхронизации, содержащее последовательно соединенные местный генератор и линию задержки, выходы которой подключены к первым входам блока совпадений, к вторым входам которого подключены соответствующие выходы блока памяти, а выходы блока совпадений подключены к соответствующим входам блока сборки, введены элемент задержки и дополнительный блок совпа25 дений, при этом фазнрующнй сигнал подан на вход сброса блока памяти и на вход элемента задержки, -выход которого подключен к одним входам дополнительного блока совпадений, к

30. другим входам которого подключены соответствующие выходы линии задерж-.

621113 ки, а выходы дополнительного блока совпадений подключены к дополнительным входам блока сборки, выходы которогв-подключены к соответствующим установочным входам блока памяти.

На чертеже дана структурная электрическая схема предлагаемого устройства.

Устройство фазовой синхронизации содержит последовательно соединенные местный генератор 1 и линию задержки 2, выходы которой подключены к первым входам блока 3 совпадений, к вторым входам которого подключены соответствующие выходы блока 4 памяти, а выходы блока 3 совпадений подключены к соответствующим входам блока 5 сборки. Устройство содержит также элемент 6 задержки и дополнительный блок 7 совпадений, ри этом фазирующий сигнал подан на вход сброса блока 4 памяти и на вход элемента зад«торжки 6, выход которого подключен g одним входам дополнительного блока

7 совпадений, к другим входам которого подключены соответствующие выходы линии задержки 2, а выходы дополнительного блока 7 совпадений подИдючены к дополнительным входам блока 5 сборки, выходы которого подклю чеиы к соответствующим установочным

®ходам блока 4 памяти. Общий выход

©лока 5 сборки является выходом устройства.

Устройство работает следующим образом.

Импульс местного генератора 1 подкупает на вход линии задержки 2, на выходах (отводах) которой последовательно появляются импульсы, сдвинутые од и относительно другого на вре" ия Х= где Т вЂ” период следования

Ы-1 импульсов местного генератора 1, а и — число отводов линии задержки 2.

Импульс фазирующего сигнала поступает на вход элемента 6 задержки и на входы сброса блока 4 памяти,. сбрасывая память! . Через время, равное времени задержки в элементе 6 задержки, в блоке 7 совпадений произойдет совпадение фазирующего импульса с импульсом одного из отводов линии задержки 2. 8 результате появится . импульс на соответствующем выходе блока 7 совпадений. Через блок 5 сборки этот импульс поступает на выход устройства и на соответствующий устанавливающий вход блока 4 памяти.

Тогда соответствующий этому входу выход блока 4 памяти разрешит проход

)О

l5

20 следующего импульса местного генератора 1 через блок 3 совпадений с того отвода линии задержки 2, сигнал которого совпал с фазирующим импульсом в блоке 7 совпадений. Таким образом, на выходе устройства будут появляться импульсы, фаза которых жестко привязана к фазе импульса фазировки. Импульсы фазировки могут появляться реже, чем импульсы местного генератора 1 в кратное число раз, хранение фазы на этом интервале обеспечивает блок 4 памяти ™ запоминанием отвода линии задержки 2, соответствующего этой фазе. Наличие элемента 6 задержки обусловлено необходимостью приоритета сброса блока 4 памяти во времени над записью.

Предлагаемое устройство сокращает потери информации при входе в синхронизм и повышает качество передачи данных.

Формула изобретения

Устройство фазовой синхронизации, содержащее последовательно соединенные местный генератор и линию з адержки, выходы которой подключены к первым входам блока совпадений, к вторым входам которого подключены соответствующне выходы блока памяти, а выходы блока совпадений подключены к соответствующим входам блока -..борки, о т л и ч а ю щ е е с я тем, 35 что, с ц ью сокр щения времени вхождения в синхронизм и обеспечения работы устройства при частоте фазирующего сигнала, меньшей частоты местного генератора в кратное число раз, 40 введены элемент задержки и дополнительный блок совпадений, при этом фазирующий сигнал подан на вход сброса блока памяти и на вход элемента задержки, выход которого подключен

45 к одним входам дополнительного блока совпадений, к другим входам которого подключены соответствующие выходы линии задержки, а выходы дополнительного блока совпадений подключены к я0 дополнительным входам блока сборки, выходы которого подключены к соответствующим установочным входам блока памяти .

Источники информации, принятые во

« внимание при экспертизе:

1. Авторское свидетельство СССР

М 543181, кл. Н 04 Ь 7/02, 1974.

2. Заявка Франции Ф 2167259, кл. С 03 В 3/00, С 08 С 19/00,