Реверсивная пятиразрядная двоичнодесятичная счетная декада

OA HCAHHE

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (63) Дополнительное к авт. свид-ву— (22) Заявлено04027б (2 ) 23 9719/18-21 с присоединением заявки №вЂ” (23) Приоритет(43) Опубликовано 25,1077, Бюллетень М 39 (45) Дата опубликования описания 22.1177 (51) М. Кл.

Н 03 к 23/04

feargapetaeaavi ВОмтйт

Oeaeta Naeaexpea OCQP

ВВ БЕЛТИ ИаобРВТЕПИН а 0тщыттй () УДК 621. 374. 3 (088. 8) (72) Автор изобретения

Г.И.Гениевский

° . ! (71) Заявитель (54) РеВеРсиВнАя пятиРАЭРяднАя дВОичнО-десятичнАя

СЧЕТНАЯ ДЕКАДА

Изобретение относится к импульсной технике.

Известна реверсивная двоично-десятичная декада, которая содержит четырехразрядные двоичные реверсивные счетчики, элементы И, ИЛИ, НЕ, шину сложения и шину вычитания, раздельные счетные входы +1 и

-1. Быстродействие декады определяется временем установки всех ее разрядов. Для дешифрации состояний характерно применение многовходовых потенциальных схем И (1J .

Данная декада является сложной и не обладает необходимым быстродействием.

Наиболее близким по технической сущности к изобретению является декада, содержащая выходной логический элемент 2И-2ИЛИ вЂ” НЕ и в каждом разряде Д-триггер и логический элемент 2И-2ИЛИ-НЕ, выход которого соединен с Д-входом Д-триггера, два других входа которого соединены с шинами установки нуля и счетных импульсов, а два входа каждого из логических элементов 2И-2ИЛИ-НЕ с шинами управления сложением и вычитателем f2)

Данная декада не обладает достаточным быстродействием.

Целью изобретения является повышение быстродействия.

Это достигается тем, что в декаду, содержащую выходной логический элемент 2И-2ИЛИ-HE и в каждом разряде

Д-триггер и логический элемент 2И-2ИЛИ-НЕ, выход которого соединен с

Д-входом Д-триггера, два других вхо10 да которого соединены с шинами установки нуля и счетных импульсов, а два входа каждого из логических элементов

2И-2ИЛИ-HE с шинами управления сложением и вычитанием, третий вход логического элемента 2И-2ИЛИ-НЕ каждого разряда, кроме первого соединен с первым входом Д-триггера предыдущего разряда, четвертый вход логического элемента 2И-2ИЛИ-HE каждого разgp ряда, кроме пятого, с первым выходом

Д-триггера последующего разряда, а третий вход логического элемента 2И-2ИЛИ-НЕ первого разряда со вторым выходом Д-триггера пятого разряда и

25 третьим входом выходного логического элемента 2И-2ИЛИ-НЕ, четвертый вход которого соединен с четвертым входом логического элемента 2И-2ИЛИ-HE пятого разряда и вторым входом Д-триг30 гера первого разряда.

577686

На чертеже приведена структурная электрическая схема описываемой счетной декады.

Декада содержит Д-триггеры 1-5, логические элементы 2И-2ИЛИ-HE 6-10, выходной логический элемент 2И-2ИЛИ-НЕ 11, шину 1? управления сложением, шину 13 управления вычитанием, шину 14 счетных импульсов и шину 15 импульсы установки нуля .

Выходной сигнал снимается с выхода 16.

Принцип работы счетной декады заключается в следующем:

В исходном состоянии декада установлена в код 00000 . При разрешающем потенциале на шине 12 Д-триггера 1 первого разряда готов к записи информации высоким потенциалом с выхода логического элемента 2И-2ИЛИ-НЕ 6. Наличие высокого потенциала на выходе этого элемента обуславливается связью с выхода Д-триггера 5.

На входах Д-триггеров остальных разрядой присутствует низкий потенциал, запрещающий запись единицы.Прй 25 поступлении счетных импульсов ни шину 14 декада, начиная с исходного кода 00000, последовательно принимает пять состояний 10000 . 11000 11100, 11110, 11111 . 30

Шестой счетный импульс обеспечивает инверсную перезапись информации в первом разряде и подтверждает единичные состояния остальных разрядов декады — код 01111 . Даль- ;у нейший счет будет характеризоваться последовательностью кодов 00111, 00011, 00001, 00000 .

Таким образом декада имеет десять устойчивых состояний и под действи- 0 ем счетных импульсов последовательно переходит из одного состояния в другое, обеспечивая счет импульсов по модулю 10 . Запись единицы в следующую реверсивную двоично-десятичную декаду осуществляется с выхода

45 выходного логического элемента 2И-2ИЛИ-НЕ 11перепадом потенциала на выходе Д-триггера 5 при десятом счетном импульсе.

В режиме вычитания при разрешающем потенциале на шине 13 и исходном состоянии — код 00000 — к записи информации высоким потенциалом с выхода логического элемента 2И-2ИЛИ-HE

10 готов Д-триггер 5. Высокий потенциал на выходе логического элемента

2И-2ИЛИ-HE 10 образуется за счет обратной связи с выхода Д-триггера 1.

При поступлении счетных импульсов запись единицы происходит в обратном Ю порядке, начиная с Д-триггера 5.

Декада последовательно принимает состояния, характеризуемые кодами, обратными кодам прямого счета. Заем единицы в следующей реверсивной двоично-десятичной декаде осуществляется с выхода выходного логического элемента 2И-2ИЛИ-НЕ 11 перепадом потенциала на выходе Д-триггера 1 при приходе десятого импульса на счетный вход.

Положительным свойством реверсивной двоично-десятичной декады является высокое быстродействие и простота дешифрации состояний. Выстродействие определяется временем установки одного разряда.

Ю О1

Ь Ф

2, О о где тз и 1, соответственно задержки включения и выключения выходного сигнала.

Формула изобретения

Реверсивная пятиразрядная двоично-десятичная счетная декада, содержащая выходной логический элемент

2И-2ИЛИ-НЕ и в каждом разряде Д-триггер и логический элемент 2И-2ИЛИ-НЕ, выход которого соединен с Д-входом

Д-триггера, два других входа которого соединены с шинами установки нуля и счетных импульсов, а два входа каждого из логических элементов 2И-2ИЛИ-НŠ— c шинами управления сложением и вычитанием, о т л и ч а ю щ а я с я тем, что, с целью повышения быстродействия, третий вход логического элемента 2И-2ИЛИ-НЕ каждого разряда, кроме первого, соединен с первым выходом Д-триггера предыдущего разряда, четвертый вход логического элемента

2И-2ИЛИ-НЕ каждого разряда, кроме пятого, с первым выходом Д-триггера последующего разряда, а третий вход логического элемента 2И-2ИЛИ-НЕ перaoro разряда — co вторым выходом Дтриггера пятого разряда и третьим входом выходного логического элемента 2И-2ИЛИ-НЕ, четвертый вход которого соединен с четвертым входом логического элемента 2И-2ИЛИ-НЕ пятого разряда и вторым выходом Д-триггера первого разряда.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

9414745,кл.Н 03 К 23/00,17.06.72.

2. Патент Великобритании 91264181, кл. Й 4 А, 16.02,72.

577686

Составитель Т.Артюх

Техред 3. Фанта Корректор Л.Небола

Редактор 31.Hàðoëíàÿ

Филиал ППП Патент, г.ужгород, ул. Проектная, 4

Эакаэ 4199/44 Тираж 1065 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР пс делам иэобретений и сткрытий

113035, Москва, ) .-35, Раушская наб., д. 4/5