Делитель частоты следования импульсов

т

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соввтскнк

Социалистических

Республик (>a) 577б83 (61» Дополнительное к авт. санд-ву(22) Заявлено 090776 (21) 2379858/18 — 21 с присоединением ввйвкн Ph— (23) Приорнтет— (43) Оаубаниовано2ы077.Бюллетень ph 39 (45) Дата опуолниованна еаиеанна 221177 (51» М. КЛ. й

H 03 K 23/00

ГЩ3@втВЙимт имВэт

Oeeta Qaeeqea OOOP

39 ДМН Мйфэт466

Е ФйфМИ1 (оЗ) УДК 621.374.44 (088. 8> (72) Автор изобретения

Ф.Б.Халитов

Pi) Заявитель

1541 ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к импульсной и вычислительной технике, а в частности, к системам обработки дан» ных, поступающих, например, одновременно с частотных и .аналоговых дат- 5

1 чиков, и может быть также использовано как элемент с управляем коз@" фициентом передачи в адаптивных сйстемах.

Известно устройство, содержащее Ц1

IL триггеров и элемент совпадениями

Известно также устройство, которое содержит управляемую линию задержки, преобразователь частоты в напряжение и преобразователь числа импульсов в 15 напряжение, причем входы управлемой линии задержки и преобразователя частоты в напряжение объединены н подключены к входной шине f2).

Такие устройства используются в ЙО различных радиоэлектронных устройст вах и приборах и не обеспечивают воэможность управления коэффициентом деления одновременно и независимо при помощи двух или более величин, Я5 одна из которых может быть представлена в частотной или частотно-импульсной форме, а другая величина — в аналоговой форме, которые могут изменяться rio наперед заданному закону при ЗО сохранении стабильности и необходимого диапазона изменения коэффициента деления.

Целью изобретения является обеспечение воэможности управления коэффициентом деления при действии различного рода сигналов.

Это достигается тем, что в устрой ство, содержащее управляемую линию задержки, преобразователь, частотЫ",в напряжение и преобразователь числа импульсов в напряжение, введен аналоговый сумматор, выход которого под ключен к управляющему входу управляемой линии задержки, первый вход к Выходу преобразователя частоты s напряжение, второй вход - к выходу преобразователя числа лмпульсой в напряжение, а третий вход - к шине ввода аналогового сигнала, причем управляемая линия задержки содержит триггер, генератор линейно нэмеряющегося напряжения и нуль-орган, которые соединены последовательно, при этом выход нуль-1органа подключен к входу триггера,.а преобразователь . Чибла импульсов в напряжение содвржйт блокинг-генератор, элемент памяти, интегратор н выпрямитель, которые соединены последовательно.

577683

На чертеже дана структурная электрическая схема делителя частоты следования .импульсов.

Предлагаемое устройство содержит шину 1 входных импульсов, управляемую линию задержки 2, преобразователь

3 частоты в напряжение, аналоговый сумматор 4, шину 5 аналогового сигнала, преобразователь б числа импульсов в напряженйе.

Управляемая линия задержки 2 состоит из триггера 7 с раздельными нхадами, ныход которого соединен со нходом генератора 8 линейно изменяющегося напряжения, и нуль-органа 9,выход которого соединен с одним из входов триггера 7, другой вход которого coeiqvzee с шиной 1.

Преобразователь 6 содержит последовательно соединенные блокинг-генератор 10, элемент памяти 11, выполненный, йапример,, на трансфлюксорах, интегратор 12, выпрямитель 13 °

Выход нуль-органа 9 является выходом устройства.

Устройство работает следующим образом.

Первым импульсом делимой частоты триггер 7 опрокидывается и запускаеч генератор 8, следующие импульсы делимой частоты только подтверждают опрокинутое состояние триггера 7.

Напряжение с выхода генератора 8 пос> тупает на один иэ входов нуль-органа 9. На другой вход нуль-органа 9 поступает напряжение с выхода сумматора 4. При равенстве напряжений на своих входах нуль-орган 9 вырабатывает короткий импульс, который возвращает триггер 7 и исходное состояние, что приводит к пропаданию напряжения на выходе генератора 8. Таким образом, на выходе нуль-органа имеется один импульс через М импульсов делимой частоты; (и +1) импульс снова опрокидывает триггер 7 и процесс повторяется.

Величина коэффициента деления Н определяется длительностью и крутизной хода напряжения генератора 8 и величиной напряжения с выхода аналогового сумматора 4.

Величина напряжения на выходе суМматора 4 определяется суммой трех напряжений: напряжения с выхода преобразователя б, напряжения с ныхода преобразователя 3 и напряжения, снимаемого с шины 5.

Преобразователь 3 преобразует делимую частоту и пропорциональное его величине напряжение, которое через аналоговый сумматор 4 действует на нуль-орган 9. Этим достигается неизменность коэффициента деленияii при изменении делимой частоты в широком диапазоне.

Коэффициент деления tf устройства можно регулировать изменяя величину напряжения, снимаемого с шины 5, и изменяя количество импульсов, подаваемых на вход преобразователя б.

Импульсы, подаваемые на вход преобразонателя 1б, формируются при помощи блокинг-генератора 10, запоминаются на элементе памяти 11, выполненным, например, на основе трансфлюксора с прямоугольной петлей гистерезиса. Запомненная числовая устанка считывается при помощи отдельного генератора. При этом на выходе элемента памяти 11 возникает переменное напряжение, величина которого прямо пропорциональна числу запомненных импульсов ° Переменное напряжение с выхода элемента памяти 11 интегрируется при помощи интегратора 12 и преобразовывается в постоянное напряжение выпрямителя 13 и подается на вход сумматора 4.

Таким образом, коэффициент деления

)ted можно изменять по двум независимым входам одновременно по любой заданной функциональной зависимости, что приводит к расширению диапазона и области применения устройства, т.е. расширяет его функциональные возможности

Формула изобретения

1. Делитель частоты следонания импульсов, содержащий управляемую линию задержки, преобразователь частоты в напряжение и преобразователь числа импульсов в напряжение, причем входы управляемой линии задержки и преобразователя частоты в напряжение объединены и подключенМ к входной шине, отличающийся тем, что, с целью. обеспечения воэможности управления коэффициентом деления при действии различного рода сигналов, в него введен аналоговый сумматор, выход которого подключен к управляющему входу управляемой линии задержки, первый вход - к выходу преобразователя частоты в напряжение, второй вход — к выходу преобразонателя числа импульсов в напряжение,а третий нход - к шине ввода аналогового сигнала.

2. Делитель по п.1 о т л и ч аю шийся тем, что управляемая линия задержки содержит триггер, генератор линейно-изменяющегося напряжения и нуль орган, которые соединены последовательно, при,этом выход нульоргайа подключен к входу триггера.

3 . Делитель по п.1, о т л и ч аю шийся тем, что преобразонатель числа импульсов в напряжение содержит блокинг-генератор, элемент памя-

577683

Составитель М.Аудринг

Техред A. Богдан Корректор С Патрушева

Редактор Н.Данилович

Заказ 4199/44 Тираж 1065 подписное

ЦНИИПИ Росударственного комитета Совета Министров СССР по делам изобретений -и открытий

113035, Москва, Ж-35, Раушская на@., д. 4/5

Филиал ППП Патент, г.ужгород, ул.Проектная,4 ти, интегратор и выпрямитель, которые соединены последовательно.

Источники информации, принятые во внимание при экспертизе:

1. Нвторскуе свидетельство СССР

%410560,М.,кл.Н 03 К 23/00, 1971 r.

2. Авторское свидетельство СССР

9341167, М.кл2 Н 03 K 23/00, 1970 r.