Устройство для контроля постоянных запоминающих устройств

ОПИСАНИЕ

ИЗОБРЕТЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пц 563697

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 06.04,76 (21) 2344299/24 (51) М. Кл.- G 11С 29/00 с присоединением заявки №

Государственный комитет

Совета Министров СССР (23) Приоритет по делам изобретений Опубликовано 30.06.77. Бюллетень ¹ 24 (53) УДК 681.327,66 (088.8) и открытий

Дата опубликования описания 22.07.77 (72) Авторы изобретения В. В. Митрофанов, А. Д. Бакакин, Н. А. Штыканов и А. И. Бабаев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСТОЯННЫХ

ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Изобретение относится к области контроля запоминающих устройств и может быть использовано для контроля постоянных запоминающих устройств (ПЗУ) и кодовых жгутов в процессе их производства и эксплуатации.

Известно устройство для контроля постоянных запоминающих устройств, где контроль осуществляется методом последовательного суммирования чисел, заложенных в ПЗУ, и сравнением полученной суммы с контрольным числом, содержащее счетчик адресов, блок анализа, блок синхронизирующих импульсов.

Недостаток этого устройства состоит в невысокой достоверности контроля в проведении поиска неисправности, что приводит к большим материальным затратам (1).

Известно устройство для контроля ПЗУ, содержащее блок ввода информации, блок согласования и ЭВМ (универсальную или специализированную). Указанное устройство сложно в эксплуатации и не обеспечивает контроля объекта в реальном масштабе времени (2).

Известно также наиболее близкое к изобретению по технической сущности устройство для контроля постоянных запоминающих устройств (3), содержащее последовательно соединенные дешифратор адреса и коммутатор, подключенный к блоку анализа ошибок, основному адресному счетчику, генератору синхроимпульсов, к входу и выходу устройства, блок считывания, соединенный с адресным счетчиком и блоком управления, выходы которого подключены к генератору синхроимпульсов и

5 блоку анализа ошибок.

Устройство имеет недостатки, такие как невысокое быстродействие и отсутствие динамических режимов проверки, исключающее возможность проверки в реальном масштабе вре10 мени, что снижает достоверность и качество контроля.

Цель изобретения — повышение быстродействия контроля постоянной памяти и кодовых жгутов, что ведет к значительному сокраще15 нию времени контроля, универсальности самого процесса контроля на основе расширения функциональных возможностей, так как процесс контроля в предлагаемом устройстве возможен несколькими методами одновременно, и

20 к значительному снижению материальных средств, расходуемых на контроль постоянной памяти и кодовых жгутов в процессе производства и эксплуатации.

Это достигается в предлагаемом устройстве

25 тем, что в него введены последовательно соединенные депгифратор определения приоритета, распре-,елитель и блок выборки адресов приоритета, регистр определения приоритета, блок ключей и дополнительный адресный

З0 счетчик, соединенный с основным адресным

563697 счетчиком, блоком управления и блоком выборки адресов приоритета, вход которого подключен к блоку управления, выходы блока управления подсоединены к входам дешифратора определения приоритета, распределителя и блоку ключей, выход которого соединен с регистром определения приоритета, соединенным с блоком считывания и блоком анализа ошибок, выход распределителя связан с входом блока ключей.

На чертеже представлена функциональная схема устройства.

Она содержит блок 1 считывания, соединенный с регистром 2 определения приоритета, с адресным счетчиком 3 и блоком 4 управления. Регистр 2 определения приоритета соединен с блоком 5 анализа ошибок и блоком ключей 6, адресный счетчик 3 --- с дополните льны м адресным счетчиком 7, ком мутатором 8, дешифратором 9 адреса, дешифратором 10 определения приоритета, с блоком 4 управления и с блоком 5 анализа ошибок.

Блок 4 управления связан с блоком 5 анализа ошибок, дополнительным адресным счетчиком

7, дешифратором 10 определения приоритета, распределителем 11, блоком 12 выборки адресов приоритета и генератором 13 синхроимпульсов. Блок 5 анализа ошибок подключен к дополнительному адресному счетчику 7, коммутатору 8 и блоку 12 выборки адресов приоритета. Коммутатор 8 подсоединен к дешифратору 9 адреса, генератору 13 синхроимпульсов и имеет выходные шины для подключения к внешнему эталону и объекту проверки. Дешифратор 10 определения приоритета соединен с распределителем 11, распределитель — с блоком 12 выборки адресов приоритета.

Устройство может работать в трех режимах: сравнение с контрольной перфокартой; сравнение с эталоном; контрольное суммирование.

Работа устройства в режиме сравнения с контрольной перфокартой осуществляется в следующей последовательности.

При нажатии на кнопку «Пуск» вырабатывается сигнал в блоке управления, который включает блок 1 считывания, и начинается поступление перфокарт в поле считывания.

Считанная с перфокарт информация в виде электрических сигналов попадает в адресный счетчик 3 и устанавливает в нем начальный адрес, по которому требуется прочитать информацию, заложенную в контролируемый блок. Одновременно с адресом через регистр

2 определения приоритета в блок 5 анализа ошибок поступает числовая информация, а в блок 4 управления — управляющие сигналы.

В блоке управления формируется сигнал, который подается в генератор синхроимпульсов, являющийся началом формирования временной диаграммы для работы контролируемого блока. Временная диаграмма строится прп помощи регистров сдвига в соответствии с программой, аданпой коммутатором. б

20 5

Считанное с контролируемого блока число через коммутатор поступает в блок 5, где происходит анализ поступившей инфромации. В случае исправности выдается сигнал в блок 4 управления на продолжение работы. Контроль работы по одной перфокарте производится в естественном порядке, для чего из блока управления на входы адресного счетчика 3 и дополнительного адресного счетчика 7 поступают сигналы, увеличивающие адрес в каждом счетчике на единицу. При обнару>кении ошибки в блоке 5 вырабатывается сигнал, который проходит в блок 4 управления, прерывающий контроль.

При этом закрывается счетный вход адресного счетчика, запоминая адрес номера ячейки памяти, в которой была обнаружена ошибка. В блоке 4 управления вырабатывается команда, по которой начинают работать блок

12 выборки адресов приоритета, подключенный к младшим разрядам адресного счетчика

7, распределителя 11 и блоку ключей 6.

Изменение состояний адресного счетчика 7 при поступлении на его вход единичного сигнала через блок выборки адресов приоритета, распределитель и ключи обеспечивает раз«ещение информации, считываемой с программоносителя в регистре 2 определения приоритета.

После регистрации ошибки с блока управления поступает сигнал, запрещающий работу блока выборки адресов приоритета, закрывается счетный вход адресного счетчика 7, открывается счетный вход адресного счетчика

3 и выдается разрешение на работу дешифратора 10 определения приоритета, который подключен к выходу младших разрядов адресного счетчика. Дешифратор определения приоритета через распределитель 11 и ключи

6 начинает управлять поступлением информации, размещенной в регистре 2 определения приоритета, на вход блока 5 анализа ошибок.

Одновременно с каждым выводом числа из регистра определения приоритета дается приращение в адресный счетчик 3 для выборки числа из объекта проверки. После вывода последнего числа и сравнения кодов адресного счетчика 3 и дополнительного 7 в блоке анализа ошибок происходит прерывание работы дешифратора 10 определения приоритета и распределителя 11. Ключи 6 закрываются, информация с блока 1 считывания начинает поступать через регистр определения приоритета на вход блока анализа ошибок и работа продолжается в соответствии с изложенным. Работа устройства прекращается по окончании выполнения программы или остановом оператора.

В режиме работы сравнения с эталоном, который как и объект проверки подключается к коммутатору 8, устройство работает следующим образом. При нажатии на кнопку

«Пуск» из блока 4 управления в генератор синхроимпульсов поступает сигнал, по которому формируются импульсы в соответствии

563697

Э

1!) !

60 с временной диаграммой, заданной программой коммутатора 8. При воздействии на входы контролируемого и эталонного блоков ответная реакция с них в виде числовой информации через коммутатор проходит в блок анализа ошибок и при ее соответствии выдается сигнал на опрос следующего адреса, который увеличивается на единицу путем прибавления ее в адрссныс счетчики 3 и 7. Введение дополнительного адресного счетчика 7 для задания адресов в режиме контроля с эталонным блоком исключает возможность пропуска массивов или отдельных адресов, так как одинаковый сбой мало вероятен, а расхождение в адресах или числовой информации представляется как сбой в работе, который вызывает прекращение проверки с анализом причины песовпадс!!ни кодов.

Проверка ведется в реальном масштабе времени работы контролируемого объекта и продол кается до адреса, заданного оператором. Применение самопрограммирования, основанно!.0 на взаимосвязях объекта проверки, коммутатора и генератора синхроимпульсов, практически дает возможность неограниченного расширения номенклатуры проверяемых блоков постоянной памяти и кодовых жгутов.

В режиме контрольного суммирования проверяются блоки, предварительно прошедшие проверку на правильность размещения 13 них информации в peH(Hlvtc cpa BHOIIHII c контрол1,ной перфокартой.

Проверка в режиме контрольного суммирования необходима для контроля работы постоянной памяти в динамическом режиме в реальном масштабе времени и применяется в случае отсутствия эталонны.; блоков при изготовлении в производстве первых образцов, а также может быть использована для профилактических проверок памяти в процессе эксплуатации.

В ре киме контрольного суммирования устройство работает следующим образом. При нажатии на кнопку «Пуск» из блока управления в генератор синхроимпульсов поступает сигнал, по которому происходит формирование импульсов в соответствии с временной диаграммой, заданной программой в коммутаторе 8. Считанная информация с объекта проверки чсрсз коммутатор подается в блок

5 анали а ошибок, после чего происходит повторение цикла. 1(аждый раз, с поступлением информации в блок анализа ошибок, происходит сложение вновь поступившего числа с

С1 ммой Pil! cc HOcTK IIHIIIIIHx IHcc7, II РсзУльтате чего npOIIcx07HT накапливание суммы чисел, счита!нных с контролируемого блока при к3ждоvl Оор3щс1IHH к llpxixx (10Ñ.7с сложе11ия числа, считанного с последнего адреса, полученная сумма сравнивается с контрольным числом, которос вводится н блок анализа ошибок после опроса последнего адреса, и в случае совпадения выдастся сигнал исправности контролируемого блока и вырабатывается команда <; останов». В этом режиме при npoiI3p1.е Оло!.Ов памяти, емкость которых не пре.".ып зст "оз.;1ожностей выборки адресных счстч !ков 3 и 7, они работают параллельно, обеспечивая повышенную надежность контроля.

В случае контроля блоков памяти с боль!

ПОII CXII ОСТЫО На! ОПНТСЛЯ 3ДРЕСНЫЕ СЧЕТЧИКИ

3 и 7 могут быть подключены последовательно, что значительно увс.,нчнвает разрядность адресности устройства.

Предложенное устройство позволяет повысить быстродействие контроля в три, четыре раза и получить достоверность проверки, близкую к единице, что значительно сокращает время технологического процесса выпуска блоков постоянной памяти, повышает производительность труда и качество выпускаемых приборов.

Кроме того, внедрение предлагаемого контролирующего устройства обеспечит сокращение номенклатуры испытательной аппаратуры для контроля различных типов блоков постоянllой па!мяти и кодовых жгутов в,два —три раза, что составит экономшо pilcxoдон на контроль порядка сто тысяч рублей.

Формула изобретения

Устройство для контроля постоянных запох!«Hai0»;iix уcl ройст!1, со7сржащее последовательно соеднненныс дешифратор адреса и

n0+li IoHcI7 H lÉ I блоку анализа ошибок, основному адресному счетчику, генератору синхроимпульсов, к входу и выходу устройства, блок считывания, соединенный с адресным счетчиком и блоком управления, выходы которого подключены к генератору синхроимпульсов и блоку анализа ошибок, отличающееся тем, что, с целью повышения быстродействия устройства, в нсго введены последовательно соединенные дешифратор определения приоритета, распределитель и блок выборки адресов приоритета, регистр определения приоритета, блок ключей и дополнительный адресный счетчик, соединенный с основным адресным счетчиком, блоком управления и блоком выборки адресов приоритета, вход которого подключен к блоку управления, выходы блока управления подключены к входам дешифратора определения прио17птста, распределителя и блоку ключей, выходкоторого соединен с рсгнс Гром определения приоритета, сосд!!нс1!ным с блоком счнты!Гания и блоком анализа ошибок, выход paclipcделителя сосд!Гнсн с входом блока клиочсй.

Источники информации, прннятыс во ill!нмание при экспертизе:

1. Авторское свидетельство СССР №235106, кл. G 11С 29;00, 1967.

2. Авторское свидетельство СССР М 38:1139, кл. G 11С 17/00, 197.3.

3. Авторское свидетсльс.гво СССР № 230"21, кл. G 11С 29/00, 19б7.

563697

Корректор Т. Добровольская

Редактор И. Грузова

Заказ 1606/17 Изд. № 567 Тираж 738 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

А"оРзеюиу

ЛРО/гав

Составитель А. Воронин

Техред М. Семенов