Буферное запоминающее устройство

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

СОцивлисти4еских

Республик (») 515154 (61) Дополнительное к авт. свид-ву (22) Заявлено 12.09,74(21) 2059047/24 с присоединением заявки № (23) Приоритет (43) Опубликовано 25.05.76.Бюллетень № 19 (45) Дата опубликования описания 11.08.76 (51) М. Кл. (110 9/00

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий (72) Авторы изобретения

В. С. Гвоздиков и В. А. Шрайбман (71) Заявитель (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

На фиг. I изображена блок-схема предлагаемого устройства; на фиг. 2- временные диаграммы, поясняющие его работу.

Буферное запоминающее устройство содержит блок управления 1, генератор импульсов 2, входной регистр 3, элементы

И 4, матрицу оперативной памяти 5, элементы И 6, выходной регистр 7, счетчики адресов записи 8 и считывания 9, дополнительные элементы И 10 и 11, элементы ИЛИ 12 по числу разрядов счетчиков 8 и 9, дешифратор адреса 13.

Выходы генератора импульсов 2 подключены к блоку 1 °

Информационные входы и выходы матрицы оперативной памяти 5 подключены соответственно к выходам и входам регистров

3 и 7 через элементы И 4 и 6, Информационные выходы счетчиков 8 и 9 подключены к входам элементов ИЛИ

12 через элементы И 10 и 11 соответ твенно, к управляющим входам входам групп элементов И 10 и 11 подключены выходы блока 1, форсирующего стробирующие сигна

Изобретение относится к запоминающим устройствам.

Известное буферное запоминающее устройство, содержащее матрицу оперативной памяти, информационные входы и выходы которой через элементы И подключены соответственно к выходам и входам входного и выходного регистров, счетчики адресов записи и считывания, соединенные с блоком управления, дешифратор адреса, подключен- 10 ный к матрице оперативной памяти, харакгеризуется большими аппаратурными затратами.

Для упрощения предлагаемое устройство содержит генератор импульсов, выходы которого подключены к блоку управления, элементы ИЛИ по числу разрядов счетчиков, дополнительные элементы И, информационные входы которых подключены к выхс- 20 дам соответствующих счетчиков, управляющие входы - к блоку управления, а выходы — к входам соответствующих элементов

ИЛИ, выходы которых соединены с входами дешифратора адреса. 25 (53) УДК 681.327(088.8) 515154 лы У, У . Выходы элементов ИЛИ 12 подключены к входам дешифратора адреса 13.

Угтрс".ство работает следующим образом.

При поступлении одного из сигналов У

У код с выхода соответствующего счетчика поступает на дешифратор адреса 13, выходы которого соединены с адр сными шинами матрицы оперативной памяти 5, При возбуждении с о ответствующих адресных шин матрицы обеспечивается обращение к к матрице 5 по выбранному адресу.

Генератор импульсов 2 непрерывно вырабатывает последовательности импульсов

15 записи и считывания, частотой F и Р

2 (F1= F ), разнесенные по времени.

Блок управления 1 формирует сигналы

1 5 20

Операции записи и считывания осуществляются асинхронно по сигналам ЗП и СЧ, посту.ыющим от источника и приемника сообщений соответственно (на чертеже не показаны). 23

Совмещение во времени операций записи и считывания достигается за счет следующих соотношений между длительностя— ми асинхронных сигналов ЗП, СЧ и чрг— метрами последовательностей импульсов 30 записи и считывания: т ot„+t, зп т + сч у

При любых фазовых соотношениях между сигналами ЗП и СЧ в течение длительности любого из этих сигналов можно выделить один целый импульс записи У и один целыи импульс считывания, разнесенные во времени, Таким образом, даже при совпадении по фазе сигналов ЗП и СЧ (совмешение операции) за счет разнесения во времени импульсов записи и считывания обе операции будут выполнены.

Импульсом У стробируется запись слова, считываемого из матрицы 5 в регистр 7.

Из выделенных импульсов У, У фор1 2 мируют разрядные стробы записи У и так3 товые импульсы У, У счетчиков 8 9

4 5 ! соответственно. Кроме того, импульсы У

У используются в качестве адресных стро2 бов.

Блок управления 1 формирует сигнал Х уведомляющий приемник о наличии в устройстве хотя бы одного слова, а также сигнал

Х, уведомляющий источник информации о том, что устройство готово принять очередное слово.

Формула изо ретения

Буферное запоминающее у стр ойств о, содеожащее матрицу оперативной памяти, информационные входы и выходы которой через элементы И подключены соответственно к выходам и входам входного и выходного регистров, счетчики адресов записи и считывания, соединенные с блоком управления, дешифратор адреса, подключенный к матрице оперативной памяти, о т л и ч аю щ е е с я тем, что, с целью упрощения устройства, оно содержит генератор импульсов, выходы которого подключены к блоку управления, элементы ИЛИ по числу разря дов счетчиков, дополнительные элементы И, информационные входы которых подключены к выходам с о ответствующих счетчик ов, управляющие входы — к блоку управления, а выходы — к входам соответствующих элементов ИЛИ, выходы которых соединены с входами дешифратора адреса.

515154

Составитель В, Руда>д->в

РедактоР Г. Иванова ТехРед Т. КУРилка КоРРектоР Е. Рожкова

Заказ Ю5 38 Изд, М $g Тираж 733 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 113035, Раушская наб., 4

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4